논리 합성 전후로 회로의 논리가 바뀌지 않았음을 시뮬레이션 없이 수학적으로 확인하는 기법은?

정답: A. 형식적 등가성 검증(포멀 검증)

형식적 등가성 검증은 두 회로가 같은 논리 함수를 구현하는지를 수학적 기법으로 빠짐없이 확인하는 검증입니다. 테스트 패턴을 준비할 필요가 없고 모든 입력 조합에 대해 등가성을 보증할 수 있으므로, 논리 합성, 배치 배선, ECO 전후의 확인에 사용됩니다. 시뮬레이션으로 모든 조합을 시험하는 것은 입력이 수십 비트만 되어도 현실적으로 불가능합니다. DRC는 도형 규칙의 검사입니다.