タイミング解析とCDC

書き込み側 100 MHz、読み出し側 80 MHz の非同期FIFOで、書き込み側は100語のバーストを毎サイクル1語ずつ書き込み、読み出し側は毎サイクル1語ずつ読み出す。バーストの間には十分な休みがある。あふれないために必要な最小の深さはいくらか(同期化による遅れは無視する)。

  1. A80語
  2. B25語
  3. C20語
答えと解説を見る

正解:C. 20語

100語を書き込むのにかかる時間は 100 × 10 ns = 1000 ns です。その間に読み出し側は 1000 ns ÷ 12.5 ns = 80語を読み出せるので、FIFOに残る最大の量は 100 − 80 = 20語です。式で書くと、バースト長 × (1 − 読み出し速度 ÷ 書き込み速度) = 100 × (1 − 80 ÷ 100) = 20 です。80語はその間に読み出せる量、25語は速度の差 20 MHz を読み出し側の 80 MHz で割ってしまった値です。実際の設計では、同期化の遅れの分の余裕を加えます。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. 書き込み側は 200 MHz で毎サイクル1語ずつ、120語のバーストを書き込む。読み出し側は 150 MHz のクロックで、3サイクルのうち2サイクルだけ1語ずつ読み出す。あふれないために必要な最小の深さはいくらか(同期化による遅れは無視する)。
  2. 書き込み側 250 MHz、読み出し側 200 MHz で、どちらも毎サイクル1語ずつ転送する。64語のバーストを受けるFIFOに計算上必要な最小の深さはいくらか(同期化による遅れは無視し、端数は切り上げる)。
  3. アクティブLowの外部リセットから、「非同期にアサートし、同期してデアサートする」内部リセットを作るリセット同期化回路の構成として正しいものはどれか。
  4. 同じ送り側のドメインから来た2本の制御信号を、それぞれ別の2段同期化回路で受け、受け側でANDをとって使う設計の問題点として正しいものはどれか。
  5. STAとRTLシミュレーションを行っていても、CDC検証ツールによる確認が必要とされる理由として正しいものはどれか。