Français
Menu

Analyse temporelle et CDC

Dans une FIFO asynchrone dont le côté écriture est à 100 MHz et le côté lecture à 80 MHz, le côté écriture écrit des rafales de 100 mots à raison d'un mot par cycle, et le côté lecture lit un mot par cycle. Il y a suffisamment de temps de repos entre les rafales. Quelle est la profondeur minimale nécessaire pour éviter tout débordement (le retard dû à la synchronisation est ignoré) ?

  1. A80 mots
  2. B25 mots
  3. C20 mots
Afficher la réponse et l'explication

Réponse : C. 20 mots

L'écriture de 100 mots prend 100 × 10 ns = 1000 ns. Pendant ce temps, le côté lecture peut lire 1000 ns ÷ 12,5 ns = 80 mots ; la quantité maximale restant dans la FIFO est donc 100 − 80 = 20 mots. Sous forme de formule : longueur de rafale × (1 − débit de lecture ÷ débit d'écriture) = 100 × (1 − 80 ÷ 100) = 20. 80 mots est la quantité lue pendant ce temps, et 25 mots la valeur obtenue en divisant par erreur l'écart de fréquence de 20 MHz par les 80 MHz du côté lecture. Dans une conception réelle, on ajoute une marge pour le retard de synchronisation.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Le côté écriture écrit, à 200 MHz, des rafales de 120 mots à raison d'un mot par cycle. Le côté lecture, avec une horloge de 150 MHz, ne lit un mot que pendant 2 cycles sur 3. Quelle est la profondeur minimale nécessaire pour éviter tout débordement (le retard dû à la synchronisation est ignoré) ?
  2. Le côté écriture est à 250 MHz et le côté lecture à 200 MHz, et tous deux transfèrent un mot par cycle. Quelle est la profondeur minimale théoriquement nécessaire pour une FIFO recevant des rafales de 64 mots (le retard dû à la synchronisation est ignoré, et les fractions sont arrondies à l'entier supérieur) ?
  3. Quelle est la structure correcte d'un synchroniseur de reset qui génère, à partir d'un reset externe actif à l'état bas, un reset interne « à assertion asynchrone et désassertion synchrone » ?
  4. Deux signaux de contrôle issus du même domaine émetteur sont reçus chacun par un synchroniseur à 2 étages distinct, puis combinés par un AND côté récepteur. Quel est le problème correct de cette conception ?
  5. Même lorsqu'on effectue une STA et une simulation RTL, pourquoi une vérification par un outil de vérification CDC est-elle considérée comme nécessaire ?