Welke uitspraak over latch-up in CMOS-schakelingen is juist?

Antwoord: B. Een verschijnsel waarbij een parasitaire thyristorstructuur gaat geleiden en voortdurend een grote stroom tussen voeding en aarde vloeit

In de CMOS-structuur vormen de wells en het substraat van pMOS en nMOS parasitair een PNPN-thyristor, een combinatie van parasitaire PNP- en NPN-transistors. Als door ruis of overspanning op de ingang stroom door het substraat vloeit en deze gaat geleiden, versterken ze elkaars stroom en blijft er een grote stroom tussen voeding en aarde vloeien die pas stopt als de voeding wordt uitgeschakeld, en in het ergste geval brandt het component door. Het wordt voorkomen door versterking van de well-contacten, guard rings, SOI e.d.