同期リセット란?

どうきりせっと

リセットの信号をクロックのエッジで取り込んでフリップフロップを初期化するリセット。タイミングの解析がしやすいが、クロックが止まっているとかからない。

일본어 명칭: 同期リセット

분야: HDL과 검증

관련 용어

4値論理 非同期リセット 意図しないラッチ 制約付きランダム検証 組み合わせループ 回帰テスト 参照モデル generate文 Lint SystemVerilog

용어집으로 돌아가기