MOSFET

게이트 절연막이 매우 얇은 MOSFET에서, 반전층 전자 분포의 피크가 계면에서 조금 떨어진 위치에 오는 것의 영향으로 올바른 것은?

  1. A문턱 전압이 0이 된다
  2. B게이트 절연막이 실효적으로 두껍게 보여 게이트 커패시턴스(구동력)가 줄어든다
  3. C게이트 절연막이 실효적으로 얇게 보여 게이트 커패시턴스가 늘어난다
정답과 해설 보기

정답: B. 게이트 절연막이 실효적으로 두껍게 보여 게이트 커패시턴스(구동력)가 줄어든다

반전층의 전자는 계면의 강한 전계로 좁은 우물에 갇히기 때문에, 양자역학적인 효과로 계면 바로 옆이 아니라 약 1 nm 안쪽에 분포의 피크를 가집니다. 전하의 중심이 계면에서 멀어지므로 절연막이 SiO2 환산으로 약 0.3~0.4 nm 두꺼워진 것과 같은 효과가 생겨 게이트 커패시턴스와 구동 전류가 줄어듭니다. 폴리실리콘 공핍화와 함께 물리 막 두께보다 큰 '전기적 막 두께(CET)'의 원인이며, EOT를 얇게 할수록 비중이 커집니다.

  • A. 이 효과로 문턱 전압이 0이 되는 일은 없습니다.
  • B. 올바릅니다. 실효적인 절연막 두께가 늘어 커패시턴스가 줄어듭니다.
  • C. 전하의 중심이 계면에서 멀어지므로 절연막은 두껍게 보입니다.
이 분야 연습하기 분야로 돌아가기

MOSFET의 다른 문제

  1. 포화 영역의 MOSFET의 소신호 출력 저항 ro를 채널 길이 변조 계수 λ와 드레인 전류 ID로 나타낸 식으로 적절한 것은?
  2. MOSFET의 문턱 전압을 정의할 때 사용되는 '강반전'의 조건으로 일반적인 것은? (φF: 페르미 전위)
  3. 인핸스먼트형 n채널 MOSFET이 켜지는(도통하는) 조건으로 올바른 것은? (VGS: 게이트-소스 간 전압, Vth: 문턱 전압)
  4. 게이트 절연막의 재료와 면적은 바꾸지 않고 막 두께만 얇게 하면 단위 면적당 게이트 커패시턴스는 어떻게 되는가?
  5. CMOS 인버터의 정적(정상 상태) 소비 전력이 작은 이유로 올바른 것은?

이 분야의 비교