MOSFET

p형 기판의 MOS 구조에서 게이트에 음의 전압을 가했을 때 반도체 표면의 상태로 올바른 것은?

  1. A전자가 모이는 반전 상태
  2. B정공이 모이는 축적 상태
  3. C캐리어가 사라진 완전한 진공 상태
정답과 해설 보기

정답: B. 정공이 모이는 축적 상태

p형 기판의 MOS 구조에서 게이트에 음의 전압을 가하면 다수 캐리어인 정공이 표면으로 끌려와 축적 상태가 됩니다. 양의 전압을 가하면 먼저 정공이 밀려나 고정된 억셉터 이온만 남는 공핍 상태가 되고, 더 큰 전압에서는 소수 캐리어인 전자가 모이는 반전 상태가 됩니다. 축적·공핍·반전의 3가지 상태는 C-V 측정에서 커패시턴스의 변화로 관찰할 수 있으며, MOS 구조 평가의 기본이 됩니다.

이 분야 연습하기 분야로 돌아가기

MOSFET의 다른 문제

  1. CMOS 인버터의 논리 문턱 전압을 전원 전압의 거의 절반으로 만들기 위한 설계로 올바른 것은?
  2. nMOS와 pMOS를 병렬로 접속한 트랜스미션 게이트의 장점으로 올바른 것은?
  3. MOSFET의 게이트-소스 간에 정격을 크게 초과하는 전압을 가했을 때 일어날 수 있는 파괴는 무엇인가?
  4. MOSFET 채널의 이동도가 실리콘 결정 내부의 이동도보다 작아지는 주된 이유로 올바른 것은?
  5. 단채널 MOSFET에서 드레인 전류가 (VGS − Vth)의 제곱 법칙보다 작아지고 1제곱에 가까운 의존성을 보이게 되는 주된 원인은 무엇인가?

이 분야의 비교