MOSFET

MOSFET 채널의 이동도가 실리콘 결정 내부의 이동도보다 작아지는 주된 이유로 올바른 것은?

  1. A채널에서는 온도가 극단적으로 낮기 때문에
  2. B채널의 캐리어가 Si/SiO2 계면 근처를 흐르므로 계면의 요철이나 전하에 의한 산란을 받기 쉽기 때문에
  3. C채널에는 불순물이 전혀 없기 때문에
정답과 해설 보기

정답: B. 채널의 캐리어가 Si/SiO2 계면 근처를 흐르므로 계면의 요철이나 전하에 의한 산란을 받기 쉽기 때문에

MOSFET의 채널은 게이트 절연막과의 계면에서 불과 수 nm 떨어진 곳에 만들어집니다. 캐리어는 계면의 요철, 계면이나 절연막 속의 전하, 격자 진동에 의해 산란되며, 게이트 전압을 높여 계면에 강하게 끌어당길수록 산란이 늘어나기 때문에 이동도는 결정 내부의 절반 정도 이하가 됩니다. High-k 막에서는 막 속의 진동(리모트 포논)에 의한 산란도 더해지므로, 계면에 얇은 SiO2층을 끼워 이동도 저하를 억제하고 있습니다.

이 분야 연습하기 분야로 돌아가기

MOSFET의 다른 문제

  1. 단채널 MOSFET에서 드레인 전류가 (VGS − Vth)의 제곱 법칙보다 작아지고 1제곱에 가까운 의존성을 보이게 되는 주된 원인은 무엇인가?
  2. CMOS 논리 게이트의 지연 시간을 대략적으로 나타내는 식으로 적절한 것은? (C: 부하 커패시턴스, V: 전원 전압, I: 구동 전류)
  3. 인핸스먼트형 p채널 MOSFET의 문턱 전압(소스 기준)의 부호는 무엇인가?
  4. 게이트-드레인 간 커패시턴스가 증폭 회로의 입력 쪽에서 보면 (1 + 이득)배로 크게 보이는 효과를 무엇이라 하는가?
  5. 폴리실리콘 게이트에서 게이트 전극 쪽 폴리실리콘이 공핍화되어 생기는 문제로 올바른 것은?

이 분야의 비교