MOSFET

CMOS 논리 게이트의 지연 시간을 대략적으로 나타내는 식으로 적절한 것은? (C: 부하 커패시턴스, V: 전원 전압, I: 구동 전류)

  1. AC × V ÷ I
  2. BI ÷ (C × V)
  3. CC × V × I
정답과 해설 보기

정답: A. C × V ÷ I

논리 게이트의 지연은 부하 커패시턴스 C를 전원 전압 V까지 전류 I로 충방전하는 시간으로 볼 수 있으며, 대략 CV/I로 표현됩니다. 미세화로 C가 작아져 빨라져 왔지만, 전압 V를 낮추면 I는 그 이상으로 줄어 지연은 늘어납니다. 이 식은 배선 커패시턴스를 줄이고, 트랜지스터의 구동 전류를 늘리고, 팬아웃을 억제하는 등 고속화 방침을 생각하는 기본이 되며, 링 발진기의 주파수 추정에도 사용됩니다.

이 분야 연습하기 분야로 돌아가기

MOSFET의 다른 문제

  1. 인핸스먼트형 p채널 MOSFET의 문턱 전압(소스 기준)의 부호는 무엇인가?
  2. 게이트-드레인 간 커패시턴스가 증폭 회로의 입력 쪽에서 보면 (1 + 이득)배로 크게 보이는 효과를 무엇이라 하는가?
  3. 폴리실리콘 게이트에서 게이트 전극 쪽 폴리실리콘이 공핍화되어 생기는 문제로 올바른 것은?
  4. MOSFET의 문턱 전압을 낮췄을 때의 일반적인 영향으로 올바른 것은?
  5. CMOS 2입력 NAND 게이트의 트랜지스터 접속으로 올바른 것은?

이 분야의 비교