차량용 반도체와 기능 안전

ISO 26262에서 말하는 잠재 고장(레이턴트 폴트)의 예로 가장 적절한 것은?

  1. A그 고장이 하나 일어나는 것만으로 안전 메커니즘으로도 검출이나 제어를 하지 못하고, 곧바로 안전 목표 침해로 이어져 버리는 고장
  2. BECC의 정정 회로가 고장 나 있어도 메모리에 오류가 일어나지 않는 동안은 아무 일도 일어나지 않아, 알아차리지 못한 채 남아 있는 상태
  3. C안전 메커니즘에 의해 검출되어 운전자에게 경고등으로 알릴 수 있었던 고장
정답과 해설 보기

정답: B. ECC의 정정 회로가 고장 나 있어도 메모리에 오류가 일어나지 않는 동안은 아무 일도 일어나지 않아, 알아차리지 못한 채 남아 있는 상태

잠재 고장은 그것만으로는 위험해지지 않고, 안전 메커니즘도 운전자도 알아차리지 못한 채 남아 있는 고장입니다. 예를 들어 안전 메커니즘인 ECC의 정정 회로가 고장 나 있어도 메모리에 오류가 없으면 드러나지 않습니다. 그 후 메모리에 비트 오류가 일어나면 정정되지 않아 위험으로 이어집니다. 2개의 고장이 겹쳐야 비로소 위험해지므로, 잠재 고장의 비율이 작음을 잠재 고장 지표(LFM)로 평가합니다. 곧바로 위험해지는 고장은 단일점 고장이며, 검출된 고장은 잠재 고장이 아닙니다.

이 분야 연습하기 분야로 돌아가기

차량용 반도체와 기능 안전의 다른 문제

  1. 안전과 관련된 하드웨어의 고장률 합계가 1000 FIT이고, 그중 단일점 고장과 잔여 고장(안전 메커니즘으로 검출되지 않고 남는 고장)의 고장률 합계가 5 FIT일 때, 단일점 고장 지표(SPFM)는 얼마인가?
  2. 고장률 200 FIT인 회로에 진단 커버리지 99%의 안전 메커니즘을 설치했다. 안전 메커니즘으로 검출되지 않고 남는 고장의 고장률은 얼마인가?
  3. ISO 26262의 고장 허용 시간 간격(FTTI)의 설명으로 올바른 것은?
  4. 차량용 마이컴의 안전 메커니즘으로 사용되는 락스텝 CPU의 구조로 올바른 것은?
  5. 락스텝 CPU에서 2개 코어의 실행을 몇 클록 어긋나게 하거나, 칩 위에서 2개 코어를 떨어뜨려 배치하는 주된 이유는?