Circuits logiques
Dans un demi-additionneur 1 bit, quelle logique produit la somme (S) et la retenue (C) ?
- ASomme : AND, retenue : OR
- BSomme : NOR, retenue : NAND
- CSomme : XOR, retenue : AND
Afficher la réponse et l'explication
Réponse : C. Somme : XOR, retenue : AND
En additionnant deux bits A et B, la somme vaut A XOR B et la retenue A AND B. Par exemple, 1+1 vaut 10 en binaire : somme 0, retenue 1. L'additionneur complet, qui ajoute aussi la retenue venant du rang inférieur, se compose de deux demi-additionneurs et d'une porte OR ; la somme vaut A⊕B⊕Cin et la retenue AB + Cin(A⊕B). L'unité arithmétique (ALU) des CPU repose sur cet additionneur complet, combiné à des schémas de retenue rapides.