Le retard horloge → sortie du circuit intégré émetteur est de max 6 ns, le retard des pistes de la carte de 1 ns et le temps d'établissement (setup) du circuit intégré récepteur de 3 ns. En négligeant le décalage d'horloge, quelle est la fréquence d'horloge maximale utilisable ?

Réponse : A. 100 MHz

Le temps le plus long pour que les données atteignent le récepteur est de 6 + 1 = 7 ns. Côté récepteur, les données doivent être stables 3 ns avant le front d'horloge suivant ; la période d'horloge doit donc être d'au moins 7 + 3 = 10 ns, et la fréquence maximale vaut 1/10 ns = 100 MHz. Le point clé est d'utiliser la valeur maximale (max) des retards pour vérifier le temps d'établissement. Environ 143 MHz est la valeur obtenue en oubliant d'ajouter le temps d'établissement (1/7 ns). En conception réelle, on retranche aussi une marge pour le décalage d'horloge (skew) et la gigue.