Logikschaltungen

Welche Aussage zum „Clock Skew“ synchroner Schaltungen ist richtig?

  1. ADie Taktfrequenz schwankt mit der Zeit
  2. BUnterschied der Ankunftszeit des Taktsignals an den einzelnen Flipflops
  3. CDie Spannung des Taktsignals wird höher als die Versorgungsspannung
Antwort und Erläuterung anzeigen

Antwort: B. Unterschied der Ankunftszeit des Taktsignals an den einzelnen Flipflops

Der Clock Skew ist der Unterschied der Zeitpunkte, zu denen derselbe Takt aufgrund unterschiedlicher Leitungslängen und Lasten an den einzelnen Flipflops ankommt. Verzögert sich der Takt auf der Empfangsseite, ist das für Setup günstig, für Hold aber ungünstig, und umgekehrt. Der Taktbaum, der den gesamten Chip erreicht, wird per CTS (Clock Tree Synthesis) entworfen, und der Skew wird durch Anordnung der Puffer und Angleichen der Leitungslängen auf einige zehn ps oder weniger gehalten. Zeitliche Schwankungen der Periode sind Jitter.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Logikschaltungen

  1. Welcher dritte Zustand kann der Ausgang eines Tri-State-Puffers annehmen?
  2. Welcher Bereich ganzer Zahlen lässt sich in 8-Bit-Zweierkomplementdarstellung darstellen?
  3. Warum ist ein Carry-Lookahead-Addierer (Übertragsvorausschau) schnell?
  4. Welche Bedingung zur Feststellung eines Überlaufs bei der Addition von Zahlen in Zweierkomplementdarstellung ist richtig?
  5. Wie viele Zustände durchläuft ein Johnson-Zähler (Twisted-Ring-Zähler) aus n Flipflops?

Vergleiche zu diesem Thema