Aktuelle Entwicklungen der Hardwaresicherheit

Welche Beschreibung des hardwaregestützten Shadow Stack, wie er in Intel CET (Control-flow Enforcement Technology) und anderswo eingesetzt wird, ist richtig?

  1. ADer Stack-Inhalt wird in regelmäßigen Abständen in nichtflüchtigem Speicher gesichert, und bei einem Absturz des Programms wird die Ausführung von dort fortgesetzt
  2. BLokale Variablen von Funktionen werden in einem vom normalen Stack getrennten schnellen Speicher abgelegt, um Cache-Misses zu verringern und Funktionsaufrufe zu beschleunigen
  3. CBeim Aufruf einer Funktion wird eine Kopie der Rücksprungadresse auch auf einem separaten Stack abgelegt, den normale Schreibzugriffe nicht ändern können, und beim Rücksprung werden beide verglichen
Antwort und Erläuterung anzeigen

Antwort: C. Beim Aufruf einer Funktion wird eine Kopie der Rücksprungadresse auch auf einem separaten Stack abgelegt, den normale Schreibzugriffe nicht ändern können, und beim Rücksprung werden beide verglichen

Wird eine Rücksprungadresse etwa durch einen Pufferüberlauf auf dem Stack überschrieben, springt die Ausführung beim Rücksprung aus der Funktion an eine vom Angreifer gewählte Stelle. Beim Shadow Stack legt der call-Befehl die Rücksprungadresse sowohl auf den normalen Stack als auch auf den Shadow Stack, und der ret-Befehl vergleicht beide. Shadow-Stack-Seiten sind ein besonderer Seitentyp, den gewöhnliche Store-Befehle nicht beschreiben können; ein Angreifer, der den normalen Stack überschrieben hat, kann die Kopie daher nicht ändern, und bei Abweichung wird eine Ausnahme ausgelöst und die Ausführung gestoppt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Aktuelle Entwicklungen der Hardwaresicherheit

  1. Welche Zuordnung ist bei Hardwarefunktionen, die die Kontrollflussintegrität unterstützen, richtig: was Rücksprünge aus Funktionen schützt und was indirekte Aufrufe und Sprünge, etwa über Funktionszeiger, schützt?
  2. Welche Begründung dafür, dass Rowhammer mit fortschreitender Miniaturisierung von DRAM wahrscheinlicher werden soll, ist richtig?
  3. Welche Begründung dafür, dass der Schutz vor Rowhammer durch TRR (Target Row Refresh) im DRAM in der Forschung umgangen wurde, ist richtig?
  4. Was ist an der Vorstellung „Mit ECC-Speicher muss man sich um Rowhammer keine Sorgen machen“ falsch?
  5. Welche Aussage beschreibt das Prinzip von PRAC (Per-Row Activation Counting), das mit der 2024 aktualisierten DDR5-Norm (JESD79-5C) hinzugefügt wurde, richtig?