Sécurité matérielle : évolutions récentes

Quelle affirmation décrit correctement la pile fantôme (shadow stack) matérielle adoptée notamment par Intel CET (Control-flow Enforcement Technology) ?

  1. ALe contenu de la pile est sauvegardé à intervalles réguliers dans une mémoire non volatile, et lorsqu'un programme se termine anormalement, l'exécution reprend à partir de ce contenu
  2. BLes variables locales des fonctions sont placées dans une mémoire rapide distincte de la pile normale, ce qui réduit les défauts de cache et accélère les appels de fonction
  3. CLors de l'appel d'une fonction, une copie de l'adresse de retour est aussi placée sur une pile distincte que les écritures ordinaires ne peuvent pas modifier, et les deux sont comparées au retour
Afficher la réponse et l'explication

Réponse : C. Lors de l'appel d'une fonction, une copie de l'adresse de retour est aussi placée sur une pile distincte que les écritures ordinaires ne peuvent pas modifier, et les deux sont comparées au retour

Si une adresse de retour est réécrite, par exemple par un débordement de tampon sur la pile, l'exécution saute, au retour de la fonction, vers un emplacement choisi par l'attaquant. Avec une pile fantôme, l'instruction call empile l'adresse de retour à la fois sur la pile normale et sur la pile fantôme, et l'instruction ret compare les deux. Les pages de la pile fantôme sont d'un type spécial dans lequel les instructions store ordinaires ne peuvent pas écrire ; un attaquant qui a réécrit la pile normale ne peut donc pas modifier la copie, et une discordance déclenche une exception qui arrête l'exécution.

S'entraîner sur ce thème Retour au thème

Autres questions sur Sécurité matérielle : évolutions récentes

  1. À propos des fonctions matérielles qui soutiennent l'intégrité du flot de contrôle, quelle association est correcte entre ce qui protège les retours de fonction et ce qui protège les appels et sauts indirects, comme ceux qui passent par des pointeurs de fonction ?
  2. Pourquoi dit-on que le Rowhammer devient plus probable à mesure que la DRAM est miniaturisée ?
  3. Pourquoi la protection contre le Rowhammer par le TRR (target row refresh) intégré aux DRAM a-t-elle pu être contournée dans des travaux de recherche ?
  4. Quel est le problème de l'idée selon laquelle « avec une mémoire ECC, il n'y a pas à s'inquiéter du Rowhammer » ?
  5. Quelle affirmation décrit correctement le principe du PRAC (per-row activation counting), ajouté à la norme DDR5 mise à jour en 2024 (JESD79-5C) ?