Hardwarebeveiliging: nieuwste ontwikkelingen

Welke uitspraak beschrijft de hardwarematige shadow stack juist, die onder meer in Intel CET (Control-flow Enforcement Technology) wordt gebruikt?

  1. ADe inhoud van de stack wordt met vaste tussenpozen in niet-vluchtig geheugen opgeslagen, en wanneer een programma abnormaal eindigt, wordt de uitvoering vanaf die inhoud hervat
  2. BLokale variabelen van functies worden in snel geheugen apart van de normale stack geplaatst, zodat er minder cachemissers zijn en functieaanroepen sneller worden
  3. CBij het aanroepen van een functie wordt een kopie van het terugkeeradres ook op een aparte stack gezet die met gewone schrijfacties niet kan worden veranderd, en bij het terugkeren worden beide vergeleken
Antwoord en toelichting tonen

Antwoord: C. Bij het aanroepen van een functie wordt een kopie van het terugkeeradres ook op een aparte stack gezet die met gewone schrijfacties niet kan worden veranderd, en bij het terugkeren worden beide vergeleken

Als een terugkeeradres wordt overschreven door bijvoorbeeld een bufferoverloop op de stack, springt de uitvoering bij het terugkeren uit de functie naar een plaats die de aanvaller heeft gekozen. Bij een shadow stack zet de call-instructie het terugkeeradres op zowel de normale stack als de shadow stack, en vergelijkt de ret-instructie beide. Pagina's van de shadow stack zijn een speciaal soort pagina waarnaar gewone store-instructies niet kunnen schrijven, dus een aanvaller die de normale stack heeft overschreven, kan de kopie niet veranderen, en bij een afwijking treedt een exceptie op die de uitvoering stopt.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Hardwarebeveiliging: nieuwste ontwikkelingen

  1. Welke combinatie is juist voor hardwarefuncties die control-flow-integriteit ondersteunen, namelijk wat het terugkeren uit functies beschermt en wat indirecte aanroepen en sprongen, zoals via functiepointers, beschermt?
  2. Wat is de juiste verklaring waarom wordt gezegd dat Rowhammer gemakkelijker optreedt naarmate DRAM verder wordt verkleind?
  3. Wat is de juiste verklaring waarom bescherming tegen Rowhammer door TRR (target row refresh) in de DRAM in onderzoek is omzeild?
  4. Wat is er mis met de gedachte „als geheugen met ECC wordt gebruikt, hoeft men zich over Rowhammer geen zorgen te maken”?
  5. Welke uitspraak beschrijft het idee van PRAC (per-row activation counting) juist, dat is toegevoegd aan de DDR5-standaard die in 2024 is bijgewerkt (JESD79-5C)?