CPU와 아키텍처

멀티코어 CPU에서 각 코어의 캐시에 같은 주소의 데이터가 있을 때, 그 내용의 일관성을 유지하는 구조는?

  1. A분기 예측
  2. BTLB
  3. C캐시 코히런시(일관성) 제어
정답과 해설 보기

정답: C. 캐시 코히런시(일관성) 제어

어떤 코어가 캐시 상의 데이터를 고쳐 쓸 때 다른 코어의 캐시에 오래된 데이터가 남아 있으면 잘못된 값을 쓰게 됩니다. 코히런시 제어는 각 캐시 라인에 「수정됨·공유·무효」 등의 상태를 두고(MESI 프로토콜 등), 쓰기 시 다른 코어의 사본을 무효화하여 일관성을 유지합니다. 코어 수가 많으면 통신량이 늘어나므로 디렉터리 방식 등으로 효율화합니다.

이 분야 연습하기 분야로 돌아가기

CPU와 아키텍처의 다른 문제

  1. CPU의 소비 전력을 줄이기 위해 부하에 따라 동작 주파수와 전원 전압을 동적으로 바꾸는 기술은?
  2. 투기적 실행의 흔적이 캐시에 남는 것을 악용하여, 본래 접근할 수 없는 데이터를 추측하는 공격이 밝혀진 취약점의 예는?
  3. CPU의 냉각 설계 기준이 되는, 표준적인 고부하 시 발생하는 열량을 나타내는 지표는?
  4. 1클록당 실행할 수 있는 명령어 수를 나타내는 지표는?
  5. 소비 전력과 발열의 제약 때문에 칩 위의 모든 회로를 동시에 최대 성능으로 동작시킬 수 없게 되는 문제를 무엇이라 하는가?

이 분야의 비교