Welke formule geeft bij benadering de vertragingstijd van een CMOS-logische poort? (C: belastingscapaciteit, V: voedingsspanning, I: aandrijfstroom)

Antwoord: A. C × V ÷ I

De vertraging van een logische poort kan worden beschouwd als de tijd om de belastingscapaciteit C met stroom I op te laden tot de voedingsspanning V, en wordt bij benadering uitgedrukt als CV/I. Door miniaturisering werd C kleiner en werd de schakeling sneller, maar als de spanning V wordt verlaagd, daalt I sterker, zodat de vertraging toeneemt. Deze formule is de basis voor het bedenken van versnellingsstrategieën zoals het verminderen van bedradingscapaciteit, het vergroten van de aandrijfstroom van transistors en het beperken van fan-out, en wordt ook gebruikt om de frequentie van ringoscillatoren in te schatten.