출력 측이 보장하는 전압 레벨과 입력 측이 올바르게 판정할 수 있는 전압 레벨의 차이. L 레벨은 VIL(max) − VOL(max), H 레벨은 VOH(min) − VIH(min)으로 구하며, 이보다 작은 노이즈라면 오판정하지 않는다.
일본어 명칭: ノイズマージン
노이즈 마진(Noise Margin)은(는) SRAM과 플래시 메모리, MOSFET, 데이터시트 읽는 법 등 3개 분야의 연습 문제 5개에 나와요.
분야: 데이터시트 읽는 법
정답: A. 셀이 유지 상태를 반전시키지 않고 견딜 수 있는 노이즈 전압의 크기이며, 버터플라이 곡선으로 구한다
SNM은 셀의 두 인버터 입출력 특성을 겹친 버터플라이 곡선의 안쪽에 들어가는 최대 정사각형의 한 변으로 나타내며, 클수록 노이즈에 강한 셀입니다. 유지 시(홀드 SNM)보다 액세스 트랜지스터가 켜지는 읽기 시(리드 SNM)가 작으며, 이것이 안정성의 제약이 됩니다. 전원 전압을 낮추거나 편차가 늘어나면 작아지므로 저전압 설계의 지표로 사용됩니다.
정답: B. 0.4 V
L 레벨의 노이즈 마진은 VIL(max) − VOL(max) = 0.8 − 0.4 = 0.4 V입니다. 출력은 최악의 경우에도 0.4 V 이하의 L을 내보내고 입력은 0.8 V까지는 L로 판정하므로, 그 차이인 0.4 V까지의 노이즈가 실려도 오판정하지 않습니다. H 레벨의 노이즈 마진은 VOH(min) − VIH(min) = 2.9 − 2.0 = 0.9 V입니다. 이처럼 노이즈 마진은 출력 측과 입력 측의 보증값을 조합하여 구하며, 작은 쪽이 그 접속의 약점이 됩니다. 0.8 V는 VIL(max) 그 자체입니다.
L 레벨의 노이즈 마진은 VIL(max) − VOL(max) = 0.8 − 0.4 = 0.4 V입니다.
출력 측 IC가 VOH(min) = 2.9 V, VOL(max) = 0.4 V, 입력 측 IC가 VIH(m…pMOS의 게이트 폭을 nMOS의 2~3배로 하여 구동 능력을 맞추면, 논리 문턱이 전원 전압의 약 절반이 되어 노이즈 마진이 위아래로 같아지고 상승·하강 지연도 같아집니다.
CMOS 인버터의 논리 문턱 전압을 전원 전압의 거의 절반으로 하기 위한 설계로 올바른 것은 무엇입니까?출력이 전원과 그라운드 전위까지 완전히 스윙하므로 노이즈 마진도 크게 잡을 수 있습니다.
CMOS의 'C(Complementary: 상보형)'가 나타내는 의미로 올바른 것은 무엇입니까?전원 전압을 낮추면 노이즈 마진이 작아지고 트랜지스터의 편차가 상대적으로 크게 작용하여, 읽기 시의 데이터 반전이나 쓰기 실패가 일어나기 쉬워집니다.
SRAM의 전원 전압을 낮춰 갈 때 일어나기 쉬운 문제로 올바른 것은 무엇입니까?CMOS 문턱 전압 이동도 5 V 톨러런트(5 V Tolerant) 권장 동작 조건 노출 패드(Exposed Pad) 드롭아웃 전압(Dropout Voltage) 디레이팅(Derating) 레일 투 레일(Rail-to-Rail) 안전 동작 영역