Analyse temporelle et CDC

Quel est l'inconvénient correct du transfert de données entre domaines d'horloge par handshake ?

  1. ALa synchronisation de req et ack faisant un aller-retour, chaque transfert prend de nombreux cycles, ce qui ne convient pas aux transferts continus et volumineux
  2. BLorsqu'on transmet une donnée multibit, les décalages de synchronisation entre bits corrompent la donnée
  3. CIl n'est utilisable que si les horloges de l'émetteur et du récepteur ont la même fréquence
Afficher la réponse et l'explication

Réponse : A. La synchronisation de req et ack faisant un aller-retour, chaque transfert prend de nombreux cycles, ce qui ne convient pas aux transferts continus et volumineux

Dans un handshake à 4 phases, req met 2 cycles de synchronisation pour atteindre le récepteur et ack 2 cycles pour revenir à l'émetteur, et leurs retours à 0 prennent autant ; un transfert nécessite donc au moins 8 cycles au total sur les deux domaines. Il convient donc aux données transmises occasionnellement, comme les valeurs de registres de contrôle. La donnée restant stable pendant tout le transfert, aucune erreur due au décalage entre bits ne se produit, et le rapport des fréquences est indifférent. Pour faire circuler des données quasiment à chaque cycle, on utilise une FIFO asynchrone.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Dans une FIFO asynchrone, quelle est la raison correcte pour laquelle on convertit les pointeurs d'écriture et de lecture en code de Gray avant de les synchroniser vers l'autre domaine ?
  2. Quelle est la conversion en code de Gray de la valeur binaire sur 4 bits 0110 (6 en décimal) ?
  3. Dans une FIFO asynchrone de 16 mots de profondeur, quelle est la raison correcte pour laquelle les pointeurs d'écriture et de lecture ont 5 bits, soit 1 bit de plus que l'adresse ?
  4. Dans une FIFO asynchrone de 16 mots de profondeur utilisant des pointeurs de 5 bits en code de Gray, quelle condition de détection de l'état plein (full) côté écriture est correcte ?
  5. Dans une FIFO asynchrone, le pointeur de l'autre côté est utilisé après synchronisation, si bien que la valeur visible a 2 à 3 cycles de retard. Quel est l'effet correct de ce retard sur la détection de full/empty ?