Deutsch
Menü

Timing-Analyse und CDC

Welcher Nachteil der Datenübertragung zwischen Taktdomänen per Handshake ist richtig?

  1. ADa die Synchronisierung von req und ack hin und zurück erfolgt, dauert eine Übertragung viele Zyklen, was für kontinuierliche Übertragung großer Datenmengen ungeeignet ist
  2. BBei Mehrbit-Daten werden die Daten durch den Synchronisationsversatz zwischen den Bits verfälscht
  3. CEs kann nur verwendet werden, wenn Sende- und Empfangstakt dieselbe Frequenz haben
Antwort und Erläuterung anzeigen

Antwort: A. Da die Synchronisierung von req und ack hin und zurück erfolgt, dauert eine Übertragung viele Zyklen, was für kontinuierliche Übertragung großer Datenmengen ungeeignet ist

Beim 4-Phasen-Handshake dauert es 2 Synchronisierungszyklen, bis req die Empfangsseite erreicht, und 2 Zyklen, bis ack zur Sendeseite zurückkehrt; für die Rückkehr beider auf 0 wird nochmals dieselbe Zeit benötigt, sodass eine Übertragung in beiden Domänen zusammen 8 Zyklen oder mehr dauert. Daher eignet es sich für gelegentlich übertragene Daten wie Einstellwerte von Steuerregistern. Da die Daten während der gesamten Übertragung stabil bleiben, treten keine Fehler durch Bitversatz auf, und das Frequenzverhältnis spielt keine Rolle. Sollen Daten quasi in jedem Zyklus fließen, wird ein asynchroner FIFO verwendet.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Was ist der richtige Grund dafür, dass bei einem asynchronen FIFO Schreib- und Lesezeiger vor der Synchronisierung in die jeweils andere Domäne in Gray-Code umgewandelt werden?
  2. Welcher Wert ist die Gray-Code-Darstellung der 4-Bit-Binärzahl 0110 (dezimal 6)?
  3. Was ist der richtige Grund dafür, dass bei einem asynchronen FIFO mit 16 Wörtern Tiefe Schreib- und Lesezeiger mit 5 Bit, also 1 Bit mehr als die Adresse, ausgeführt werden?
  4. Welche Bedingung zur Erkennung von „voll“ (full) auf der Schreibseite ist bei einem asynchronen FIFO mit 16 Wörtern Tiefe und 5-Bit-Gray-Code-Zeigern richtig?
  5. Da ein asynchroner FIFO den Zeiger der Gegenseite synchronisiert verwendet, ist der sichtbare Zeigerwert 2–3 Zyklen veraltet. Welche Auswirkung hat diese Verzögerung auf die Erkennung von full/empty?