메모리 계층 구조

L1 캐시에 가상 인덱스·물리 태그(VIPT) 방식이 자주 사용되는 주된 이유는 무엇입니까?

  1. A물리 주소를 사용하지 않아도 되므로 TLB를 생략할 수 있기 때문
  2. B가상 주소만으로 판정하므로 프로세스를 전환할 때마다 캐시를 비울 수 있기 때문
  3. CTLB가 주소를 변환하는 동안 병행하여 캐시의 세트를 읽기 시작할 수 있기 때문
정답과 해설 보기

정답: C. TLB가 주소를 변환하는 동안 병행하여 캐시의 세트를 읽기 시작할 수 있기 때문

VIPT 방식에서는 변환이 필요 없는 페이지 내의 비트로 캐시의 세트를 고르므로, TLB로 물리 주소로 변환하는 것과 동시에 세트 읽기를 시작할 수 있습니다. 마지막에 물리 주소의 태그와 비교하므로, 다른 프로세스가 같은 가상 주소를 사용해도 혼동하지 않습니다. TLB는 물리 태그를 얻기 위해 필요하며 생략할 수 없습니다. 프로세스 전환 때마다 캐시를 비워야 하는 것은 가상 주소로 태그를 붙이는 방식의 단점입니다.

  • A. 물리 태그와 비교하기 위해 TLB는 필요합니다.
  • B. 전환 때마다 비워야 하는 것은 가상 태그 방식의 단점입니다.
  • C. 올바릅니다. 주소 변환과 세트 읽기를 병행하여 수행할 수 있습니다.
이 분야 연습하기 분야로 돌아가기

메모리 계층 구조의 다른 문제

  1. 캐시의 히트 시간이 2사이클, 미스율이 4%, 미스 페널티가 150사이클일 때, 평균 메모리 접근 시간은 몇 사이클입니까?
  2. 캐시가 이상적이라면 평균 CPI가 1.0인 프로세서에서, 명령 하나당 평균 1.3회의 메모리 접근이 있고 그 미스율이 2%, 미스 페널티가 100사이클일 때, 실제 평균 CPI는 얼마입니까?
  3. 논블로킹 캐시(non-blocking cache, 미스를 처리하는 중에도 다른 접근을 받아들이는 캐시)의 주된 이점은 무엇입니까?
  4. L1 캐시의 미스율(전체 접근에 대한 비율)이 4%, L2 캐시의 전역(global) 미스율(전체 접근 중 L2에서도 미스하는 비율)이 1%일 때, L2의 지역(local) 미스율은 얼마입니까?
  5. TLB의 엔트리가 64개이고 페이지 크기가 4 KB일 때, TLB 미스 없이 접근할 수 있는 메모리 범위(TLB 리치, TLB reach)는 얼마입니까?

이 분야의 비교