Circuits logiques

Lors de l'addition de nombres en complément à deux, quelle est la condition correcte indiquant un débordement (overflow) ?

  1. ALorsque la retenue entrant dans le bit de poids fort et la retenue sortant du bit de poids fort sont différentes
  2. BLorsque le résultat vaut 0
  3. CLorsque la somme des bits de poids faible vaut 1
Afficher la réponse et l'explication

Réponse : A. Lorsque la retenue entrant dans le bit de poids fort et la retenue sortant du bit de poids fort sont différentes

En addition en complément à deux, il y a débordement lorsque la somme de deux positifs est négative ou celle de deux négatifs positive ; on le détecte par le fait que la retenue entrant dans le bit de poids fort diffère de celle qui en sort (XOR des deux égal à 1). Par exemple, sur 4 bits, 0111 (7) + 0001 (1) = 1000 (−8). L'addition de nombres de signes opposés ne déborde jamais. Les CPU distinguent ce débordement par l'indicateur V, et le débordement non signé par l'indicateur C.

S'entraîner sur ce thème Retour au thème

Autres questions sur Circuits logiques

  1. Combien d'états parcourt un compteur Johnson (compteur en anneau torsadé) composé de n bascules ?
  2. Quelle est l'utilisation typique du registre à décalage à rétroaction linéaire (LFSR), qui réinjecte en entrée le XOR de certaines sorties du registre à décalage ?
  3. Lorsque plusieurs circuits à sortie à drain ouvert sont reliés à une même ligne de signal munie d'une résistance de pull-up, quel est le fonctionnement correct ?
  4. Dans quel cas la sortie d'une porte NAND à 2 entrées vaut-elle 0 ?
  5. D'après le théorème de De Morgan, quelle expression logique est égale à NOT(A AND B) ?

Comparatifs sur ce thème