Interfaces d'E/S et bus

Quelle description du mécanisme de DMA utilisant un anneau de descripteurs en mémoire, largement employé par les cartes réseau et les SSD NVMe, est correcte ?

  1. ALe CPU transfère les données en les écrivant octet par octet dans les registres du périphérique
  2. BLe CPU se contente d'écrire l'adresse et la longueur du transfert dans un descripteur et d'en informer le périphérique, qui lit le descripteur et effectue lui-même le transfert
  3. CLes descripteurs se trouvent uniquement dans le périphérique et sont invisibles pour le CPU
Afficher la réponse et l'explication

Réponse : B. Le CPU se contente d'écrire l'adresse et la longueur du transfert dans un descripteur et d'en informer le périphérique, qui lit le descripteur et effectue lui-même le transfert

L'anneau de descripteurs est une table placée en mémoire principale, décrivant « à partir de quelle adresse et combien d'octets transférer », utilisée de façon circulaire. Le CPU écrit le contenu du transfert dans un descripteur libre, puis signale une fois au périphérique, via un registre, « écrit jusqu'ici ». Le périphérique lit le descripteur par DMA, transfère les données et marque comme terminés les descripteurs traités. CPU et périphérique peuvent ainsi mener de nombreux transferts sans s'attendre mutuellement.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Quelle affirmation concernant les fonctions d'économie d'énergie des liaisons PCI Express (états L0s et L1 de l'ASPM) est correcte ?
  2. Quelle est la principale raison pour laquelle les liaisons rapides entre puces ou entre cartes sont passées de la transmission parallèle, sur de nombreuses lignes, à la transmission série, qui fait circuler des signaux rapides sur peu de lignes ?
  3. Quel est le rôle d'un SerDes (sérialiseur/désérialiseur) utilisé en transmission série rapide ?
  4. Quelle est la principale raison de l'utilisation de la signalisation différentielle, qui fait circuler des signaux opposés sur deux lignes, en transmission série rapide ?
  5. Quel est le rôle du circuit de récupération d'horloge et de données (CDR) côté réception d'une transmission série rapide ?

Comparatifs sur ce thème