Français
Menu

HDL et vérification

Quelle est la définition du banc de test utilisé en vérification HDL ?

  1. AL'équipement d'usine servant à fabriquer le circuit
  2. BUne description destinée à la simulation, qui applique des entrées au circuit vérifié et contrôle la justesse des sorties, sans être synthétisée
  3. CUn instrument mesurant la consommation du circuit
Afficher la réponse et l'explication

Réponse : B. Une description destinée à la simulation, qui applique des entrées au circuit vérifié et contrôle la justesse des sorties, sans être synthétisée

Le banc de test est une description HDL qui instancie le circuit vérifié (DUT), génère et applique horloge, réinitialisation et signaux d'entrée, et observe les sorties. N'étant pas destiné à devenir un circuit, il peut librement utiliser les fonctions de simulation : délais, lectures et écritures de fichiers, commandes d'affichage. Il demande parfois autant d'efforts que la conception, voire davantage.

S'entraîner sur ce thème Retour au thème

Autres questions sur HDL et vérification

  1. Quelle est la période de l'horloge générée par la description de banc de test ci-dessus (unité de temps de 1 ns) ?
  2. Dans un banc de test, modifier les entrées du circuit par affectation bloquante au même instant que le front montant d'horloge peut poser problème. Quelle combinaison de raison principale et de remède est correcte ?
  3. Quelle est la caractéristique d'un banc de test autovérifiant ?
  4. Quel est l'objectif de l'utilisation en vérification d'un modèle de référence (modèle doré) écrit en C ou autre ?
  5. Quel est l'objectif principal de l'export des résultats de simulation dans un fichier au format VCD ou analogue ?

Comparatifs sur ce thème