Français
Menu

HDL et vérification

Quel est l'objectif principal de l'export des résultats de simulation dans un fichier au format VCD ou analogue ?

  1. AExaminer l'évolution temporelle des valeurs des signaux avec un outil d'affichage de chronogrammes pour rechercher la cause d'un défaut
  2. BEnvoyer le plan du circuit à l'usine
  3. CAccélérer la simulation
Afficher la réponse et l'explication

Réponse : A. Examiner l'évolution temporelle des valeurs des signaux avec un outil d'affichage de chronogrammes pour rechercher la cause d'un défaut

Le VCD (Value Change Dump) est un format de fichier standard enregistrant quand et comment la valeur de chaque signal change pendant la simulation. Ouvert dans un outil d'affichage de chronogrammes, il montre l'évolution des signaux à chaque cycle d'horloge le long de l'axe temporel, ce qui permet de retrouver où une valeur diverge de l'attendu. L'enregistrement de tous les signaux produisant des fichiers énormes, on se limite parfois à la plage ou aux signaux à examiner.

S'entraîner sur ce thème Retour au thème

Autres questions sur HDL et vérification

  1. Dans les tests à entrées aléatoires, pourquoi enregistre-t-on la graine (seed) du générateur aléatoire ?
  2. Quelle est la définition de la vérification aléatoire contrainte de SystemVerilog ?
  3. Quelle est la définition des tests de non-régression pratiqués en conception de circuits ?
  4. Quel est l'avantage du type logic de SystemVerilog ?
  5. Quel est l'avantage d'utiliser always_ff ou always_comb de SystemVerilog à la place du always de Verilog ?

Comparatifs sur ce thème