Français
Menu

Lire une fiche technique

Que peut-il se produire lorsqu'un signal de 3,3 V provenant d'un autre circuit est appliqué sur une entrée d'un circuit intégré non alimenté ?

  1. AUn courant entre dans la ligne d'alimentation à travers les diodes de protection de l'entrée, ce qui peut entraîner un dysfonctionnement ou endommager la broche
  2. BSans alimentation, la broche d'entrée équivaut à un circuit ouvert, il ne se passe donc rien de particulier
  3. CGrâce à l'énergie fournie par la broche d'entrée, tout le circuit intégré démarre correctement et commence à fonctionner normalement
Afficher la réponse et l'explication

Réponse : A. Un courant entre dans la ligne d'alimentation à travers les diodes de protection de l'entrée, ce qui peut entraîner un dysfonctionnement ou endommager la broche

Pour de nombreux circuits intégrés CMOS, la valeur maximale absolue des broches d'entrée est définie par rapport à la tension d'alimentation, par exemple « −0,3 V à VDD + 0,3 V ». Si l'on applique 3,3 V alors que l'alimentation est à 0 V, la diode de protection allant de l'entrée vers VDD conduit, et un courant passe de la ligne de signal vers la ligne d'alimentation (alimentation parasite par les entrées, back-powering). La ligne d'alimentation est alors portée à une tension intermédiaire, ce qui provoque des dysfonctionnements, ou bien le courant d'écrêtage de l'entrée dépasse sa valeur nominale et la broche se détériore. Certains produits disposent d'une protection autorisant un signal en entrée lorsque l'alimentation est coupée ; on le vérifie dans la fiche technique.

S'entraîner sur ce thème Retour au thème

Autres questions sur Lire une fiche technique

  1. Pour quelle raison principale la fiche technique recommande-t-elle de « placer un condensateur céramique de 0,1 µF au plus près de chaque broche d'alimentation » ?
  2. Le retard horloge → sortie du circuit intégré émetteur est de max 6 ns, le retard des pistes de la carte de 1 ns et le temps d'établissement (setup) du circuit intégré récepteur de 3 ns. En négligeant le décalage d'horloge, quelle est la fréquence d'horloge maximale utilisable ?
  3. Pour vérifier que le temps de maintien (hold) du récepteur est respecté, quelle valeur du retard horloge → sortie de l'émetteur faut-il utiliser ?
  4. Quelle est la définition usuelle du temps de propagation tPLH figurant dans la fiche technique d'un circuit intégré logique ?
  5. Pour quelle raison principale les conditions de fonctionnement recommandées d'un circuit intégré logique fixent-elles une limite supérieure à la lenteur des fronts montants et descendants d'entrée (par exemple 10 ns/V) ?