데이터시트 읽는 법

전원이 들어가지 않은 IC의 입력 단자에 다른 회로로부터 3.3 V 신호가 인가되었을 때 일어날 수 있는 일로 올바른 것은 무엇입니까?

  1. A입력 보호 다이오드를 통해 전원 라인으로 전류가 흘러 들어가, 오동작이나 단자 손상으로 이어진다
  2. B전원이 들어가 있지 않으면 입력 단자는 개방과 같으므로, 특별히 아무 일도 일어나지 않는다
  3. C입력 단자로부터 공급되는 전력으로 IC 전체가 정상적으로 기동하여 평소대로 동작을 시작한다
정답과 해설 보기

정답: A. 입력 보호 다이오드를 통해 전원 라인으로 전류가 흘러 들어가, 오동작이나 단자 손상으로 이어진다

많은 CMOS IC의 입력 단자 절대 최대 정격은 '−0.3 V~VDD + 0.3 V'와 같이 전원 전압을 기준으로 정해져 있습니다. 전원이 0 V일 때 3.3 V를 인가하면 입력에서 VDD로 향하는 보호 다이오드가 도통하여, 신호선에서 전원 라인으로 전류가 흘러 들어갑니다(역급전). 그 결과 전원 라인이 어중간한 전압으로 올라가 오동작하거나, 입력 클램프 전류의 정격을 넘어 단자가 손상됩니다. 전원 오프 시의 입력을 허용하는 보호 기능을 가진 제품도 있으므로, 데이터시트에서 확인합니다.

이 분야 연습하기 분야로 돌아가기

데이터시트 읽는 법의 다른 문제

  1. 데이터시트에서 '0.1 µF 세라믹 커패시터를 각 전원 단자에 최대한 가깝게 배치할 것'을 권장하는 주된 이유는 무엇입니까?
  2. 송신 측 IC의 클록→출력 지연이 max 6 ns, 기판 배선 지연이 1 ns, 수신 측 IC의 셋업 시간이 3 ns일 때, 클록 편차를 무시하면 사용할 수 있는 최대 클록 주파수는 얼마입니까?
  3. 수신 측의 홀드 시간을 만족하는지 확인할 때, 송신 측 클록→출력 지연으로 사용해야 할 값은 무엇입니까?
  4. 로직 IC의 데이터시트에 있는 전파 지연 tPLH의 일반적인 정의로 올바른 것은 무엇입니까?
  5. 로직 IC의 권장 동작 조건에 입력 상승·하강의 느린 정도에 대한 상한(예를 들어 10 ns/V)이 규정되어 있는 주된 이유는 무엇입니까?