Hardwarebeschreibungssprachen und Verifikation

Welche Aussage zum beim Schaltungsentwurf durchgeführten Regressionstest ist korrekt?

  1. ANur eine neu erstellte Funktion wird einmal getestet
  2. BDie Tendenz, dass die Leistung der Schaltung von Jahr zu Jahr sinkt, wird untersucht
  3. CBei jeder Änderung des Entwurfs werden die bisherigen Tests gesammelt erneut ausgeführt, um zu prüfen, ob zuvor korrekte Funktionen nicht beschädigt wurden
Antwort und Erläuterung anzeigen

Antwort: C. Bei jeder Änderung des Entwurfs werden die bisherigen Tests gesammelt erneut ausgeführt, um zu prüfen, ob zuvor korrekte Funktionen nicht beschädigt wurden

Wird ein Fehler behoben oder eine Funktion hinzugefügt, kann an unerwarteter Stelle ein anderer Teil kaputtgehen. Beim Regressionstest werden alle bisher erstellten Tests gesammelt automatisch ausgeführt und geprüft, ob zuvor bestandene Tests fehlschlagen. Bei großen Entwürfen laufen täglich tausende Tests, und die Ergebnisse werden in einer Übersicht verwaltet. Erst mit selbstprüfenden Testbenches wird eine solche Automatisierung möglich.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Hardwarebeschreibungssprachen und Verifikation

  1. Welchen Vorteil hat der Typ logic in SystemVerilog?
  2. Welchen Vorteil hat die Verwendung von always_ff und always_comb aus SystemVerilog anstelle von always in Verilog?
  3. Welchen Vorteil hat es, ein module wie oben mit parameter zu schreiben?
  4. Welche Wirkung hat die obige generate-Anweisung?
  5. Welche Aufgabe haben bei der HDL-Verifikation verwendete Lint-Werkzeuge?

Vergleiche zu diesem Thema