介面與匯流排規格

晶片或電路板之間的高速連接,從排列大量訊號線的並列傳輸,轉變為用少量訊號線傳送高速訊號的串列傳輸,其主要原因為下列何者?

  1. A並列傳輸中各條線的到達時間差(偏斜,skew)會成為問題,難以提高速度
  2. B串列傳輸不使用電力,因此耗電量為0
  3. C並列傳輸被法律禁止了
查看答案與解析

正確答案:A. 並列傳輸中各條線的到達時間差(偏斜,skew)會成為問題,難以提高速度

並列傳輸必須以同一個時脈對齊並接收大量線路上的位元。速度提高後,因配線長度些微差異所造成的到達時間差(偏斜)相對於時脈週期已無法忽略,無法再進一步提速。串列傳輸是在每一對線路上從資料中取出時脈,因此沒有偏斜的問題,每條線的速度可大幅提高。同時也能減少腳位與配線的數量。

  • A. 正確。減少線路後,配線與腳位也能隨之減少。
  • B. 串列傳輸同樣是電氣訊號,也會耗電。
  • C. 並非被禁止。
練習這個領域 前往領域頁面

介面與匯流排規格的其他題目

  1. 下列關於高速串列傳輸所使用的SerDes(序列化器/解序列化器)之作用,何者正確?
  2. 在高速串列傳輸中,使用在兩條線上傳送反向訊號的差動訊號,其主要原因為下列何者?
  3. 下列關於高速串列傳輸接收端的時脈資料回復(CDR)電路之作用,何者正確?
  4. 串列傳輸中使用8b/10b編碼(將8位元的資料轉為10位元的編碼後傳送的方式),其目的為下列何者?
  5. 在使用8b/10b編碼的傳輸線路上,當訊號速率為5 Gb/s時,實際可傳送資料的有效速率為多少?

這個領域的比較