ISA-methode waarbij alleen load- en store-instructies het geheugen lezen en schrijven en bewerkingen zoals optellen tussen registers plaatsvinden. Toegepast door RISC-V en ARM; de uniforme instructievorm maakt pipelining eenvoudig.
Japanse benaming: ロード・ストア・アーキテクチャ
“Load-store-architectuur” komt voor in 1 oefenvragen uit 1 onderwerpen, bijv. Instructieset en assembly.
Vakgebied: Instructieset en assembly
Antwoord: B. Alleen load- en store-instructies kunnen het geheugen lezen en schrijven, en berekeningen worden tussen registers uitgevoerd
Bij een load-store-architectuur worden geheugenwaarden eerst met een load-instructie in een register gelezen, worden bewerkingen zoals optellen en vergelijken tussen registers uitgevoerd en wordt het resultaat zo nodig met een store-instructie naar het geheugen teruggeschreven. Omdat rekeninstructies het geheugen niet rechtstreeks gebruiken, is de instructievorm uniform en is verwerking in een pipeline gemakkelijk. Dit staat in contrast met een methode waarbij rekeninstructies het geheugen kunnen lezen, zoals „add eax, [mem]” in x86.
Bij een load-store-architectuur worden geheugenwaarden eerst met een load-instructie in een register gelezen, worden bewerkingen zoals optellen en vergelijken tussen registers uitgevoerd en wordt het resultaat zo nodig met een store-instructie naar het geheugen teruggeschreven.
Welke eigenschap van een load-store-architectuur zoals RISC…Aanroepconventie (calling convention) ABI (application binary interface) Adresseringsmodus Assembler Bladfunctie (leaf function) Branch delay slot Callee-saved register Caller-saved register Conditiecode (condition code) Frame pointer