ISA-regel dat de instructie direct na een sprong altijd wordt uitgevoerd, ongeacht of er wordt gesprongen. Kwam voor in onder meer het oude MIPS, maar omdat het pipelinebeperkingen in de ISA bracht, werd het een rem op latere ontwerpen.
Japanse benaming: 分岐遅延スロット
“Branch delay slot” komt voor in 1 oefenvragen uit 1 onderwerpen, bijv. Instructieset en assembly.
Vakgebied: Instructieset en assembly
Antwoord: C. Het bracht de pipelinebeperkingen van destijds in de ISA en werd een belemmering voor latere CPU-ontwerpen
In een eenvoudige pipeline van 5 trappen is, tegen de tijd dat het resultaat van de sprong bekend is, de volgende instructie al opgehaald; de branch delay slot voorkomt verspilling door af te spreken dat deze altijd wordt uitgevoerd. Bij latere CPU's met diepere pipelines, sprongvoorspelling en gelijktijdige uitgifte verdween het voordeel en bleef alleen de last over om voor compatibiliteit speciale behandeling te blijven bieden. RISC-V gebruikt dit niet, om geen afspraken in de ISA op te nemen die van de interne opbouw afhangen.
In een eenvoudige pipeline van 5 trappen is, tegen de tijd dat het resultaat van de sprong bekend is, de volgende instructie al opgehaald; de branch delay slot voorkomt verspilling door af te spreken dat deze altijd wordt uitgevoerd.
Welke uitspraak is juist over de branch delay slot die bij …Numerieke apertuur (NA) Sprongvoorspelling (branch prediction) Instructiesetarchitectuur (ISA) Aanroepconventie (calling convention) ABI (application binary interface) Adresseringsmodus Assembler Bladfunctie (leaf function) Callee-saved register Caller-saved register