Wat is Dynamisch vermogen (dynamic power)?
Vermogen dat in CMOS-schakelingen wordt gebruikt om capaciteiten op en te ontladen wanneer signalen schakelen. Uitgedrukt als αCV²f met activiteitsfactor α, capaciteit C, spanning V en frequentie f.
Japanse benaming: 動的消費電力
“Dynamisch vermogen (dynamic power)” komt voor in 2 oefenvragen uit 1 onderwerpen, bijv. Energiebeheer (softwaregestuurd).
Vakgebied: Energiebeheer (softwaregestuurd)
Waar de energie naartoe gaat
Elke uitgang van een CMOS-poort stuurt een belastingscapaciteit aan, gevormd door bedrading en de poorten die erop zijn aangesloten. Als de uitgang stijgt, levert de voeding een energie van CV²: de helft wordt op de condensator opgeslagen en de helft wordt in de pull-uptransistors gedissipeerd. Als de uitgang daalt, wordt de opgeslagen helft via de pull-down naar massa afgevoerd. Vermenigvuldigen met hoe vaak dit gebeurt geeft het dynamisch vermogen, P = αCV²f, waarbij α de activiteitsfactor is: het deel van de capaciteit dat per klokcyclus schakelt. Sommige teksten schrijven ½αCV²f en tellen elke flank als overgang, dus controleer de conventie voordat je α-waarden vergelijkt.
Activiteit en capaciteit verlagen
Omdat logica die niet schakelt geen dynamisch vermogen verbruikt, is het verlagen van α een belangrijk ontwerpmiddel. Het kloknetwerk schakelt elke cyclus, dus clock gating, dat de klok stopt naar registers en blokken waarvan de waarden niet zullen veranderen, verwijdert het schakelen in zowel de flipflops als de klokbedrading. De capaciteit daalt met kleinere transistors, kortere draden en low-k-diëlektrica. Een rekenvoorbeeld: α = 0,1, C = 1 nF, V = 1 V en f = 1 GHz geeft 0,1 W.
Veelgestelde vragen
Wat is de formule voor dynamisch vermogen in CMOS?
Het dynamisch vermogen is P = αCV²f, met α de activiteitsfactor, C de geschakelde capaciteit, V de voedingsspanning en f de klokfrequentie. Het ontstaat door het herhaald op- en ontladen van belastingscapaciteit.
Waarom bespaart spanningsverlaging meer vermogen dan frequentieverlaging?
Het vermogen hangt af van het kwadraat van de spanning, maar slechts lineair van de frequentie, en alleen de frequentie verlagen verandert de energie die nodig is om een taak af te ronden niet. Spanningsverlaging verlaagt de energie van elke schakelgebeurtenis en bespaart dus zowel vermogen als energie.
Wat is het verschil tussen clock gating en power gating?
Clock gating stopt de klok naar inactieve logica, wat het dynamisch vermogen ervan wegneemt maar de lekstroom laat bestaan. Power gating koppelt het blok met een schakeltransistor los van de voeding, waardoor ook vrijwel alle lekstroom verdwijnt, ten koste van het verlies van de toestand en de tijd die nodig is om weer op te starten.