Nederlands
Menu

Wat is DVFS (dynamic voltage and frequency scaling)?

Techniek die de werkfrequentie en voedingsspanning dynamisch aanpast aan de belasting. Omdat het dynamische vermogen evenredig is met het kwadraat van de spanning, bespaart het verlagen van de spanning bij lichte belasting veel energie.

Japanse benaming: DVFS(動的電圧・周波数制御)

“DVFS (dynamic voltage and frequency scaling)” komt voor in 6 oefenvragen uit 2 onderwerpen, bijv. Energiebeheer (softwaregestuurd), CPU en architectuur.

Vakgebied: CPU en architectuur

Nu oefenen: vragen over DVFS (dynamic voltage and frequency scaling)

Stel dat bij DVFS de voedingsspanning evenredig met de frequentie kan worden verlaagd. Wat gebeurt er ongeveer met het dynamische vermogen en met de dynamische energie voor een bepaalde hoeveelheid berekeningen als de frequentie wordt gehalveerd?

  1. AHet vermogen wordt 1/8 en de energie 1/4
  2. BZowel het vermogen als de energie worden gehalveerd
  3. CHet vermogen wordt 1/4 en de energie verandert niet
Antwoord en toelichting tonen

Antwoord: A. Het vermogen wordt 1/8 en de energie 1/4

Het vermogen is evenredig met V²f, dus als V en f beide worden gehalveerd, wordt het (1/2)² × 1/2 = 1/8. De rekentijd verdubbelt, dus de energie is 1/8 × 2 = 1/4. Omdat de energie per schakeling evenredig is met CV², leidt de redenering dat de energie door het kwadraat van de spanning wordt bepaald tot hetzelfde resultaat. In werkelijkheid is het bereik waarin de spanning kan worden verlaagd beperkt en is er ook statisch vermogen, zodat de afname niet zo ideaal is.

“DVFS (dynamic voltage and frequency scaling)” in de toelichting

Vragen met “DVFS (dynamic voltage and frequency scaling)” (6)

  1. Stel dat bij DVFS de voedingsspanning evenredig met de frequentie kan worden verlaagd. Wat gebeurt er ongeveer met het dynamische vermogen en met de dynamische energie voor een bepaalde hoeveelheid berekeningen als de frequentie wordt gehalveerd?
  2. Wat gebeurt er met het dynamische vermogensverbruik van een CMOS-schakeling als alleen de voedingsspanning wordt gehalveerd en de overige omstandigheden gelijk blijven?
  3. Welke techniek verandert dynamisch de werkfrequentie en voedingsspanning afhankelijk van de belasting om het vermogensverbruik van de CPU te verlagen?
  4. Welke uitspraak over de P-states van een CPU is juist?
  5. Welke uitspraak over de rol van de PMIC (power management IC) die in onder meer smartphones wordt gebruikt is juist?
  6. Met hoeveel procent daalt het dynamisch vermogensverbruik ongeveer als alleen de voedingsspanning met 10 % wordt verlaagd (overige omstandigheden gelijk)?

Verwante termen

Statisch vermogen CMOS PMIC SoC (system on chip) LDO Cachecoherentie Cachegeheugen DMA (direct memory access) GPU Instructiesetarchitectuur (ISA)

Naar de woordenlijst