Français
Menu

Hiérarchie mémoire

Dans un cache totalement associatif, combien de bits de l’adresse sont utilisés pour l’index (partie qui sélectionne l’ensemble) ?

  1. A6 bits, déterminés par la taille de ligne
  2. BAutant de bits que de lignes
  3. C0 bit
Afficher la réponse et l'explication

Réponse : C. 0 bit

Dans un cache totalement associatif, toute donnée peut être placée à n’importe quel emplacement du cache ; il n’existe donc qu’un seul ensemble. Aucune sélection d’ensemble n’étant nécessaire, l’index compte 0 bit : l’adresse se divise uniquement en déplacement et étiquette, et chaque accès compare les étiquettes de toutes les lignes. Cela exige de nombreux comparateurs ; cette organisation ne convient pas aux grands caches et sert pour de petites structures comme le TLB. La taille de ligne détermine le nombre de bits du déplacement, et non celui de l’index.

S'entraîner sur ce thème Retour au thème

Autres questions sur Hiérarchie mémoire

  1. Avec un temps de succès L1 de 1 ns, un taux de défauts L1 de 5%, un temps de succès L2 de 10 ns, un taux de défauts local L2 de 20% et un temps d’accès à la mémoire principale de 100 ns, quel est le temps moyen d’accès mémoire ?
  2. Dans un cache à correspondance directe, les éléments de deux tableaux correspondent au même emplacement du cache et s’évincent mutuellement à chaque accès alterné. Dans quelle catégorie se classe ce défaut ?
  3. Quelle méthode est efficace pour réduire les défauts de cache qui surviennent lorsqu’un programme accède pour la première fois à une donnée ?
  4. Quel type de défaut ne diminue pas même si le cache devient totalement associatif ?
  5. Quel est l’effet de l’augmentation de la taille de ligne du cache ?

Comparatifs sur ce thème