메모리 계층 구조

완전 연관(fully-associative) 캐시에서 주소 중 인덱스(세트를 고르는 부분)에 사용하는 비트 수는 얼마입니까?

  1. A라인 크기로 정해지는 6비트
  2. B라인 수와 같은 만큼의 비트
  3. C0비트
정답과 해설 보기

정답: C. 0비트

완전 연관 방식에서는 어떤 데이터든 캐시 안의 어느 위치에나 둘 수 있으므로 세트는 전체에 하나뿐입니다. 세트를 고를 필요가 없으므로 인덱스는 0비트이고, 주소는 오프셋과 태그로만 나뉘며 접근할 때마다 모든 라인의 태그와 비교합니다. 따라서 비교기가 많이 필요하여 큰 캐시에는 적합하지 않으며, TLB 같은 작은 구조에 사용됩니다. 라인 크기로 정해지는 것은 오프셋의 비트 수이지 인덱스가 아닙니다.

  • A. 라인 크기로 정해지는 것은 오프셋의 비트 수입니다.
  • B. 라인 수에 맞춰 비트가 필요한 것은 직접 사상의 인덱스입니다.
  • C. 올바릅니다. 세트가 하나뿐이므로 인덱스는 필요 없습니다.
이 분야 연습하기 분야로 돌아가기

메모리 계층 구조의 다른 문제

  1. L1 캐시의 히트 시간이 1 ns, 미스율이 5%, L2 캐시의 히트 시간이 10 ns, L2의 지역(local) 미스율이 20%, 주기억장치의 접근 시간이 100 ns일 때, 평균 메모리 접근 시간은 얼마입니까?
  2. 직접 사상 캐시에서 두 배열의 요소가 같은 캐시 위치에 대응하여, 번갈아 접근할 때마다 서로를 쫓아내고 있습니다. 이 미스의 분류는 무엇입니까?
  3. 프로그램이 어떤 데이터에 처음 접근했을 때 일어나는 캐시 미스를 줄이는 방법으로 효과가 있는 것은 무엇입니까?
  4. 캐시를 완전 연관 방식으로 해도 줄지 않는 미스로 올바른 것은 무엇입니까?
  5. 캐시의 라인 크기를 키웠을 때의 영향으로 올바른 것은 무엇입니까?

이 분야의 비교