Speicherhierarchie und Leistung

Wie viele Adressbits dienen bei einem voll assoziativen Cache als Index (der Teil, der den Satz auswählt)?

  1. A6 Bit, bestimmt durch die Zeilengröße
  2. BSo viele Bit wie die Zeilenzahl
  3. C0 Bit
Antwort und Erläuterung anzeigen

Antwort: C. 0 Bit

Bei einem voll assoziativen Cache kann jedes Datum an jeder beliebigen Stelle im Cache liegen; es gibt daher insgesamt nur einen einzigen Satz. Da kein Satz ausgewählt werden muss, hat der Index 0 Bit, die Adresse teilt sich nur in Offset und Tag, und bei jedem Zugriff wird mit den Tags aller Zeilen verglichen. Es sind daher viele Komparatoren nötig, er eignet sich nicht für große Caches und wird für kleine Strukturen wie TLBs verwendet. Die Zeilengröße bestimmt die Offset-Bits, nicht den Index.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Speicherhierarchie und Leistung

  1. Der L1-Cache hat eine Trefferzeit von 1 ns und eine Miss-Rate von 5 %, der L2-Cache eine Trefferzeit von 10 ns und eine lokale Miss-Rate von 20 %, der Hauptspeicher eine Zugriffszeit von 100 ns. Wie groß ist die mittlere Speicherzugriffszeit?
  2. In einem Direct-Mapped-Cache entsprechen Elemente zweier Arrays derselben Cache-Position und verdrängen sich bei abwechselndem Zugriff gegenseitig. In welche Klasse fällt dieser Miss?
  3. Welche Methode ist wirksam, um Cache-Misses zu verringern, die beim ersten Zugriff eines Programms auf ein Datum auftreten?
  4. Welcher der folgenden Misses wird auch durch einen voll assoziativen Cache nicht weniger?
  5. Welche Auswirkung hat es, die Zeilengröße des Caches zu vergrößern?

Vergleiche zu diesem Thema