Français
Menu

HDL et vérification

En simulation, un registre sans réinitialisation vaut initialement X. Que se passe-t-il vraisemblablement dans la puce réelle ?

  1. AIl prend 0 ou 1 à la mise sous tension, sans que l'on sache lequel
  2. BIl reste bloqué à une tension intermédiaire entre 0 et 1, même dans la puce réelle
  3. CIl vaut toujours 0 dans la puce réelle
Afficher la réponse et l'explication

Réponse : A. Il prend 0 ou 1 à la mise sous tension, sans que l'on sache lequel

Une bascule réelle se stabilise à la mise sous tension dans l'état 0 ou 1, mais lequel dépend de la puce, de l'emplacement, de la température, etc., et n'est pas déterminé. Le X de la simulation exprime ce « on ne sait pas lequel ». Si cette valeur influe sur le fonctionnement du circuit, il faut la fixer par réinitialisation. Pour les registres toujours écrits avant usage, comme ceux du chemin de données, la réinitialisation est parfois omise.

S'entraîner sur ce thème Retour au thème

Autres questions sur HDL et vérification

  1. Dans la description ci-dessus, lorsque sel vaut X (indéterminé), la simulation Verilog sélectionne b pour y. Pourquoi cette propriété pose-t-elle problème en vérification ?
  2. Quel énoncé est généralement correct au sujet des descriptions trois états produisant Z (haute impédance) en HDL ?
  3. Quelle est la définition du banc de test utilisé en vérification HDL ?
  4. Quelle est la période de l'horloge générée par la description de banc de test ci-dessus (unité de temps de 1 ns) ?
  5. Dans un banc de test, modifier les entrées du circuit par affectation bloquante au même instant que le front montant d'horloge peut poser problème. Quelle combinaison de raison principale et de remède est correcte ?

Comparatifs sur ce thème