Speicherhierarchie und Leistung

Welcher der folgenden Misses wird auch durch einen voll assoziativen Cache nicht weniger?

  1. AEin Miss, weil zwei Daten um denselben Satz konkurrieren und sich gegenseitig verdrängen
  2. BEin Miss, weil die Menge der verwendeten Daten größer ist als die Kapazität des Caches
  3. CEin Miss durch die ungleichmäßige Verteilung der Direct-Mapped-Platzierung
Antwort und Erläuterung anzeigen

Antwort: B. Ein Miss, weil die Menge der verwendeten Daten größer ist als die Kapazität des Caches

Bei einem voll assoziativen Cache kann jedes Datum überall liegen, sodass Konflikt-Misses durch Konkurrenz um denselben Satz entfallen. Ist die Menge der vom Programm wiederholt verwendeten Daten (das Working Set) aber größer als der gesamte Cache, passt sie unabhängig von der Platzierung nicht hinein, und es kommt zu Verdrängungen. Dies ist ein Kapazitäts-Miss; der Cache muss vergrößert oder der Wiederverwendungsbereich z. B. durch Loop Blocking verkleinert werden. Ungleichmäßige Platzierung und Konkurrenz um Sätze sind beide Ursachen von Konflikt-Misses.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Speicherhierarchie und Leistung

  1. Welche Auswirkung hat es, die Zeilengröße des Caches zu vergrößern?
  2. Was ist der Hauptzweck eines Schreibpuffers bei einem Write-Through-Cache?
  3. Welche Rolle spielt das Dirty-Bit, das bei einem Write-Back-Cache an jede Zeile angefügt wird?
  4. Welches Verfahren schreibt bei einem Cache-Miss beim Schreiben direkt in die untere Hierarchieebene, ohne die Zeile zu laden?
  5. Ein voll assoziativer Cache mit 2 Zeilen Kapazität und LRU-Ersetzung ist anfangs leer. Wie viele Misses treten auf, wenn die Blöcke in der Reihenfolge A, B, A, C, B, A referenziert werden?

Vergleiche zu diesem Thema