Aktuelle Entwicklungen der Hardwaresicherheit

Mit Stand Mitte der 2020er-Jahre bietet manche GPU für Rechenzentren Funktionen, mit denen sie sich zusammen mit der TEE einer CPU für Confidential Computing nutzen lässt. Welche Aussage beschreibt das Prinzip dieses Mechanismus richtig?

  1. ADa die GPU außerhalb der TEE der CPU liegt, werden die auf der GPU zu berechnenden Daten unverschlüsselt an den Hypervisor übergeben, und man vertraut darauf, dass der Hypervisor sie berechnen lässt
  2. BAuch die GPU weist ihren Zustand per Attestation nach, und Daten zwischen der TEE der CPU und der GPU werden vor dem Senden verschlüsselt und gegen Manipulation geschützt
  3. CDie Daten im GPU-Speicher werden bei jeder Berechnung mit dem Schlüssel der TEE der CPU neu verschlüsselt, und die GPU rechnet ohne Entschlüsselung direkt auf dem Geheimtext weiter
Antwort und Erläuterung anzeigen

Antwort: B. Auch die GPU weist ihren Zustand per Attestation nach, und Daten zwischen der TEE der CPU und der GPU werden vor dem Senden verschlüsselt und gegen Manipulation geschützt

Beim Training und bei der Inferenz von KI werden Modelle und Daten auf GPUs verarbeitet, sodass die TEE der CPU allein die Daten während der Verarbeitung nicht vollständig schützen kann. Daher werden Firmware und Konfiguration der GPU per Attestation nachgewiesen, der Prüfer kontrolliert sie, bevor er Schlüssel übergibt, und die GPU wird als Teil der TEE behandelt. Daten zwischen CPU und GPU laufen über vom Hypervisor verwalteten Speicher und über den PCIe-Pfad; daher werden sie vor dem Senden mit einem von beiden geteilten Schlüssel verschlüsselt und gegen Manipulation geschützt. In der GPU wird mit den entschlüsselten Daten gerechnet, und der Zugriff von der Host-Seite auf den internen Speicher der GPU wird eingeschränkt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Aktuelle Entwicklungen der Hardwaresicherheit

  1. Welche Beschreibung des in Arm CCA (Confidential Compute Architecture) eingeführten Realm ist richtig?
  2. Welche Beschreibung der Capabilities in der als CHERI bezeichneten Befehlssatzerweiterung ist richtig?
  3. Bei Arms MTE (Memory Tagging Extension) erhält jeder 16-Byte-Block des Speichers ein 4-Bit-Tag, auch in die oberen Bits des Zeigers wird ein 4-Bit-Tag geschrieben, und die CPU prüft bei jedem Zugriff, ob beide übereinstimmen. Betrachtet wird der Fehler, über einen alten Zeiger auf einen bereits freigegebenen Bereich zuzugreifen. Wird das neue Tag bei der erneuten Zuteilung des Bereichs gleichverteilt zufällig aus den 16 Möglichkeiten gewählt, wie groß ist dann die Wahrscheinlichkeit, dass die Tags zufällig übereinstimmen und der Fehler unentdeckt bleibt?
  4. Welche Beschreibung des Mechanismus der Pointer Authentication (PAC) von Arm ist richtig?
  5. Welche Beschreibung des hardwaregestützten Shadow Stack, wie er in Intel CET (Control-flow Enforcement Technology) und anderswo eingesetzt wird, ist richtig?