Hardwarebeschreibungssprachen und Verifikation

Welche Kombination beschreibt die bei der Verilog-Simulation verwendete vierwertige Logik korrekt?

  1. A0, 1, X (unbestimmt), Z (hochohmig)
  2. B0, 1, 2, 3
  3. CWahr, Falsch, Oben, Unten
Antwort und Erläuterung anzeigen

Antwort: A. 0, 1, X (unbestimmt), Z (hochohmig)

Verilog-Signale können neben 0 und 1 auch X (unbestimmt), das einen unbekannten Wert ausdrückt, und Z (hochohmig), das einen von nirgends getriebenen Zustand ausdrückt, annehmen. Nicht initialisierte Register und Signale, bei denen zwei Ausgänge kollidieren, werden X; nicht angeschlossene Leitungen und Tri-State-Leitungen mit abgetrenntem Ausgang werden Z. Das Auffinden von X und Z in der Simulation ist ein wichtiger Hinweis zur Fehlersuche.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Hardwarebeschreibungssprachen und Verifikation

  1. In der Simulation war der Wert eines Registers ohne Reset anfangs X. Was ist im realen Chip zu erwarten?
  2. In der obigen Beschreibung wird in der Verilog-Simulation für y der Wert b gewählt, wenn sel X (unbestimmt) ist. Warum ist diese Eigenschaft bei der Verifikation ein Problem?
  3. Was gilt allgemein für die Beschreibung von Tri-State-Ausgängen mit Z (hochohmig) in HDL?
  4. Welche Aussage zur bei der HDL-Verifikation verwendeten Testbench ist korrekt?
  5. Welche Periode hat der Takt, der durch die obige Beschreibung der Testbench erzeugt wird (Zeiteinheit 1 ns)?

Vergleiche zu diesem Thema