Automobilhalbleiter und Funktionale Sicherheit

Was ist der Hauptgrund, bei einer Lockstep-CPU die Ausführung der beiden Kerne um einige Takte zu versetzen oder die beiden Kerne auf dem Chip räumlich getrennt anzuordnen?

  1. AWeil ein gleicher Fehler, der durch dieselbe Ursache wie Versorgungsrauschen oder Strahlung in beiden Kernen gleichzeitig entsteht, beim Vergleich nicht gefunden wird; gleiche Fehler sollen so unwahrscheinlicher werden
  2. BDamit ein Kern die Rechenergebnisse des anderen vorab nutzen kann und die Verarbeitung schneller wird
  3. CDamit beide Kerne jeweils unterschiedliche Programme ausführen können und mehr Kerne nutzbar sind
Antwort und Erläuterung anzeigen

Antwort: A. Weil ein gleicher Fehler, der durch dieselbe Ursache wie Versorgungsrauschen oder Strahlung in beiden Kernen gleichzeitig entsteht, beim Vergleich nicht gefunden wird; gleiche Fehler sollen so unwahrscheinlicher werden

Lockstep erkennt Fehler anhand von Unterschieden zwischen den Ergebnissen der beiden Kerne; tritt durch dieselbe Ursache in beiden derselbe Fehler auf, ist er nicht erkennbar. Solche Ausfälle heißen Ausfälle gemeinsamer Ursache (Common Cause Failures). Kurzzeitige Einbrüche der Versorgungsspannung oder Taktstörungen wirken gleichzeitig auf beide Kerne; wird die Ausführung eines Kerns z. B. um 2 Takte verzögert und beim Vergleich wieder ausgeglichen, entsteht derselbe Fehler seltener zum selben Zeitpunkt. Auch die räumliche Trennung der Kerne soll verhindern, dass lokale Ursachen beide betreffen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Automobilhalbleiter und Funktionale Sicherheit

  1. Der Speicher eines Kfz-Mikrocontrollers verwendet ECC (SEC-DED), das 1-Bit-Fehler korrigieren und 2-Bit-Fehler erkennen kann. Was geschieht im Allgemeinen, wenn in gelesenen Daten ein 2-Bit-Fehler aufgetreten ist?
  2. Welches Merkmal eines Fenster-Watchdog-Timers ist richtig?
  3. Was ist aus Sicht der Funktionalen Sicherheit der Hauptzweck, bei Kfz-Mikrocontrollern beim Einschalten oder vor Fahrtantritt Logik-BIST oder Speicher-BIST auszuführen?
  4. Welcher Sicherheitsmechanismus zur Taktüberwachung in Kfz-Mikrocontrollern ist geeignet?
  5. Welcher Sicherheitsmechanismus zur Spannungsüberwachung, wie er u. a. in Kfz-Stromversorgungs-ICs mit Unterstützung der Funktionalen Sicherheit vorgesehen ist, ist geeignet?