論理回路

桁上げ先見(キャリールックアヘッド)加算器が高速な理由として正しいものはどれか。

  1. A加算のビット数を減らすため
  2. Bクロック周波数を2倍にするため
  3. C各ビットの桁上げを、下位からの伝搬を待たずに入力から並列に計算するため
答えと解説を見る

正解:C. 各ビットの桁上げを、下位からの伝搬を待たずに入力から並列に計算するため

桁上げ先見加算器は、各ビットの生成 G = A・B(必ず桁上げを出す)と伝搬 P = A⊕B(下位の桁上げを通す)を使い、C1 = G0 + P0・C0、C2 = G1 + P1・G0 + P1・P0・C0 … のように各桁の桁上げを入力から並列に計算します。遅延はビット数の対数に比例して増えるだけになります。ただし式が長くなるため、4ビット程度のブロックを階層的に組み合わせて使います。

  • A. ビット数は変わらず、計算方法が違います。
  • B. クロック周波数とは関係なく、組み合わせ回路の遅延を短くする工夫です。
  • C. 正しい。桁上げを並列に先読みして計算します。
この分野を解く 分野ページへ

論理回路のほかの問題

  1. 2の補数表現の数どうしの加算で、オーバーフロー(桁あふれ)が起きたことを判定する条件として正しいものはどれか。
  2. n個のフリップフロップで構成したジョンソンカウンタ(ツイストリングカウンタ)がとる状態の数はいくつか。
  3. シフトレジスタの一部の出力のXORを入力に戻す線形帰還シフトレジスタ(LFSR)の代表的な用途はどれか。
  4. オープンドレイン出力の回路を複数、プルアップ抵抗のある1本の信号線につないだときの動作として正しいものはどれか。
  5. 2入力NANDゲートの出力が0になるのはどのときか。