Hardwarebeschrijvingstalen en verificatie

Als in een testbench de ingangen van de schakeling met blokkerende toekenning op hetzelfde tijdstip als de stijgende klokflank worden gewijzigd, kan een probleem ontstaan. Welke combinatie van de belangrijkste reden en de tegenmaatregel is juist?

  1. AOmdat het afhangt van de uitvoeringsvolgorde of de schakeling de waarde van vóór of na de verandering overneemt (race). De ingangen iets verschoven van de klokflank of met niet-blokkerende toekenning wijzigen
  2. BOmdat de klokfrequentie automatisch daalt. De klok sneller maken
  3. COmdat blokkerende toekenning in een testbench niet kan worden gebruikt. Alles met assign-statements doen
Antwoord en toelichting tonen

Antwoord: A. Omdat het afhangt van de uitvoeringsvolgorde of de schakeling de waarde van vóór of na de verandering overneemt (race). De ingangen iets verschoven van de klokflank of met niet-blokkerende toekenning wijzigen

Als op hetzelfde tijdstip de bewerking waarmee de testbench de ingangen herschrijft en de bewerking waarmee de flipflops van de schakeling de ingangen overnemen plaatsvinden, kan de overgenomen waarde de oude of de nieuwe waarde zijn, afhankelijk van welke de simulator als eerste uitvoert. Dit is een race in de simulatie, en het resultaat kan per simulator verschillen. Men voorkomt het door de ingangen bij de dalende flank te wijzigen, ze iets te vertragen of niet-blokkerende toekenning of de clocking blocks van SystemVerilog te gebruiken.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Hardwarebeschrijvingstalen en verificatie

  1. Welke uitspraak over de kenmerken van een zelfcontrolerende testbench is juist?
  2. Welk doel van het gebruik van een referentiemodel (golden model) dat in bijvoorbeeld C is geschreven bij verificatie is juist?
  3. Wat is het belangrijkste doel van het wegschrijven van simulatieresultaten naar een bestand in een formaat zoals VCD?
  4. Welke reden waarom bij tests met willekeurige ingangen de seed (zaad) van het toevalsgetal wordt vastgelegd is juist?
  5. Welke uitspraak over beperkte willekeurige verificatie (constrained-random) in SystemVerilog is juist?

Vergelijkingen bij dit onderwerp