JFET(접합형 FET)란?
게이트를 pn 접합으로 만들고, 역바이어스로 넓어지는 공핍층의 폭으로 채널 전류를 제어하는 전계 효과 트랜지스터. 대부분 게이트 전압 0 V에서 도통하는 디플리션형이다.
일본어 명칭: JFET(接合型FET)
JFET(접합형 FET)은(는) 아날로그·전자 회로, 전력 반도체 등 2개 분야의 연습 문제 2개에 나와요.
분야: MOSFET
JFET의 구조와 동작
JFET(junction field-effect transistor)는 게이트를 pn 접합으로 만든 전계 효과 트랜지스터입니다. n채널 JFET에서는 소스와 드레인을 잇는 n형 채널의 양쪽에 p형 게이트 영역이 있으며, 게이트와 채널 사이의 접합을 역바이어스하면 공핍층이 넓어져 채널이 좁아지고 전류가 줄어듭니다. 전류는 게이트 전압 0 V에서 가장 크고(IDSS), 역바이어스가 핀치오프 전압에 이르면 채널이 닫혀 전류가 거의 흐르지 않게 됩니다. 포화 영역에서 드레인 전류는 게이트 전압과 핀치오프 전압의 차이의 제곱에 대략 비례합니다.
MOSFET과의 차이
MOSFET은 절연막으로 게이트와 반도체를 분리하지만, JFET의 게이트는 절연막이 없는 pn 접합입니다. 접합은 역바이어스로 유지해야 하며, 순바이어스가 되면 게이트 전류가 흐릅니다. 역바이어스에서의 게이트 누설은 실온에서 pA~nA 정도로 작지만, 접합의 누설이므로 온도가 올라가면 급격히 늘어납니다. 또한 JFET는 기본적으로 노멀리 온인 디플리션형이어서, 노멀리 오프인 n형과 p형 트랜지스터를 조합하는 CMOS 같은 집적 회로에는 적합하지 않습니다. 그래서 집적 회로의 트랜지스터는 MOSFET이 주류입니다.
저잡음 용도
JFET에서는 전류가 채널 내부를 흐르므로, MOSFET보다 절연막 계면의 결함의 영향을 덜 받아 저주파 잡음(1/f 잡음)이 작아지기 쉽습니다. 그래서 오디오 프리앰프, 센서나 계측기의 고임피던스 입력단, 입력 바이어스 전류가 pA 수준인 JFET 입력 연산 증폭기에 적합합니다. 일렉트릿 콘덴서 마이크 내부의 임피던스 변환 소자나, 게이트를 소스에 연결해 일정한 전류를 흘리는 정전류 다이오드도 JFET를 바탕으로 합니다.
전력 용도와 관련 구조
SiC JFET는 높은 내압과 낮은 온 저항을 갖추어 파워 디바이스로도 사용됩니다. 노멀리 온 소자는 전원 투입 시 등에 위험할 수 있으므로, 저내압 Si MOSFET과 직렬로 캐스코드 연결하여 쌍을 노멀리 오프로 다룰 수 있게 하는 방법이 흔히 사용됩니다. 플레이너형 파워 MOSFET에서는 이웃한 p형 바디 영역 사이에 낀 영역이 JFET처럼 작용해 전류 경로를 좁히므로, 그 저항을 JFET 저항이라고 부릅니다. GaAs 같은 화합물 반도체에서는 게이트를 쇼트키 접합으로 만든 MESFET가 같은 원리로 동작합니다.
도전해 보기: JFET(접합형 FET) 관련 문제
바이폴라 입력 연산 증폭기를 사용한 반전 증폭 회로에서 비반전 입력과 그라운드 사이에, 입력 저항과 귀환 저항의 병렬값과 같은 저항을 넣는 목적은 무엇입니까?
- A이득을 2배로 하기 위해
- B입력 바이어스 전류로 인한 출력의 오프셋 오차를 상쇄하기 위해
- C발진을 일으키기 위해
파워 MOSFET에서 게이트를 실리콘에 판 트렌치 안에 매립하는 트렌치 게이트 구조의 주된 이점은?
- A게이트 용량이 0이 된다
- B내압이 반드시 2배가 된다
- C셀을 고밀도로 배열하여 채널 폭을 늘리고 온 저항을 낮출 수 있다
정답과 해설 보기
정답: C. 셀을 고밀도로 배열하여 채널 폭을 늘리고 온 저항을 낮출 수 있다
트렌치 게이트 구조에서는 채널이 트렌치 측벽에 세로로 생기므로 평면(플레이너)형보다 단위 면적당 더 많은 셀을 배열할 수 있어 채널의 총 폭이 늘어납니다. 또한 플레이너형에서 이웃한 셀 사이에 생기는 저항(JFET 저항)이 없어져 온 저항을 낮출 수 있습니다. 저내압 Si MOSFET이나 IGBT에서 주류이고 SiC MOSFET에서도 채용이 늘고 있지만(SiC에서는 플레이너형도 널리 쓰임), 트렌치 바닥 모서리에 전계가 집중되므로 그 보호 구조가 중요합니다.
자주 묻는 질문
MOSFET과 JFET는 무엇이 다른가요?
MOSFET은 절연막으로 게이트와 반도체를 분리하고, JFET는 pn 접합으로 게이트를 만듭니다. JFET는 기본적으로 게이트 전압 0 V에서 도통하는 디플리션형이며, 게이트를 역바이어스로 유지하여 사용합니다. MOSFET은 노멀리 오프로 만들기 쉬워 CMOS 집적 회로에 사용됩니다.
JFET는 왜 노멀리 온인가요?
게이트 전압이 0 V일 때 이미 n형(또는 p형) 채널이 소스와 드레인을 잇고 있으므로 전류가 흐릅니다. 전류는 게이트를 역바이어스하여 공핍층을 넓혀야만 줄일 수 있습니다.
JFET의 게이트를 순바이어스하면 어떻게 되나요?
게이트와 채널 사이의 pn 접합이 순바이어스가 되어, 실리콘에서는 전압이 약 0.5 V를 넘으면 게이트 전류가 흐르기 시작합니다. 그러면 입력 임피던스가 높다는 JFET의 장점을 잃으므로, 게이트는 보통 역바이어스나 0 V 근처에서 사용합니다.
해설 속 JFET(접합형 FET)
바이어스 전류가 pA 수준인 CMOS 입력이나 JFET 입력 연산 증폭기에서는 보통 이 저항이 필요 없습니다.
바이폴라 입력 연산 증폭기를 사용한 반전 증폭 회로에서 비반전 입력과 그라운드 사이에, 입력 저항과 귀환 …또한 플레이너형에서 이웃한 셀 사이에 생기는 저항(JFET 저항)이 없어져 온 저항을 낮출 수 있습니다.
파워 MOSFET에서 게이트를 실리콘에 판 트렌치 안에 매립하는 트렌치 게이트 구조의 주된 이점은?
JFET(접합형 FET)이(가) 나오는 문제 (2)
이 용어가 포함된 비교
관련 용어
연산 증폭기(Op-amp) CMOS 파워 MOSFET 온 저항(on-resistance) IGBT SiC(탄화규소) 관통 전류(Shoot-through Current) 기판 바이어스 효과 단채널 효과 문턱 전압