HDL과 검증

SystemVerilog의 제약 조건 기반 랜덤 검증(constrained random verification)에 대한 설명으로 올바른 것은?

  1. A입력 값을 사양에서 허용되는 범위나 조합의 조건(제약) 안에서 랜덤으로 만들어, 사람이 생각하지 못한 경우까지 포함해 폭넓게 시험한다
  2. B입력 값을 완전히 무작위로 만들어, 사양에 없는 값도 많이 준다
  3. C입력 값을 사람이 모두 직접 작성한다
정답과 해설 보기

정답: A. 입력 값을 사양에서 허용되는 범위나 조합의 조건(제약) 안에서 랜덤으로 만들어, 사람이 생각하지 못한 경우까지 포함해 폭넓게 시험한다

사람이 생각한 테스트(지정형 테스트)만으로는 설계자가 상정하지 못한 조합의 불량을 놓치기 쉽습니다. 제약 조건 기반 랜덤 검증에서는 예를 들어 "주소는 4의 배수", "길이는 1~256"과 같은 제약을 작성하고 그 안에서 랜덤으로 입력을 만들므로, 의미 있는 입력만으로 많은 경우를 시험할 수 있습니다. 어떤 경우를 시험했는지는 커버리지로 측정하고, 부족한 부분은 제약을 바꾸거나 지정형 테스트로 보완합니다.

  • A. 올바릅니다. 커버리지와 함께 사용합니다.
  • B. 사양에 없는 입력만으로는 의미 있는 검증이 되지 않습니다.
  • C. 그것은 지정형 테스트입니다.
이 분야 연습하기 분야로 돌아가기

HDL과 검증의 다른 문제

  1. 회로 설계에서 수행하는 회귀 테스트(regression test)의 설명으로 올바른 것은?
  2. SystemVerilog의 logic형의 장점으로 올바른 것은?
  3. SystemVerilog의 always_ff나 always_comb를 Verilog의 always 대신 사용하는 장점으로 올바른 것은?
  4. 위와 같이 parameter를 사용하여 module을 작성하는 장점으로 올바른 것은?
  5. 위 generate문의 동작으로 올바른 것은?

이 분야의 비교