Analyse temporelle et CDC

Quelle contrainte s'applique correctement lorsqu'on transmet des impulsions d'un domaine d'horloge rapide vers un domaine d'horloge lent par synchronisation par toggle ?

  1. AL'intervalle jusqu'à l'impulsion suivante doit être au moins égal aux quelques cycles nécessaires au récepteur pour finir de détecter le changement
  2. BLa largeur des impulsions doit être étirée à au moins 1,5 fois la période de l'horloge de réception
  3. CLes fréquences d'horloge de l'émetteur et du récepteur doivent être dans un rapport entier
Afficher la réponse et l'explication

Réponse : A. L'intervalle jusqu'à l'impulsion suivante doit être au moins égal aux quelques cycles nécessaires au récepteur pour finir de détecter le changement

La synchronisation par toggle ne perd pas d'événement même avec des impulsions courtes, mais si l'impulsion suivante arrive avant que le récepteur ait fini de détecter le changement au bout des quelques cycles de synchronisation, le signal toggle peut repasser 0→1→0, et aucun des deux événements n'est alors vu. Par exemple, si le récepteur est à 100 MHz et met 3 cycles à détecter, il faut espacer les impulsions d'environ 30 ns ou plus. Si l'intervalle ne peut être garanti, on attend la réponse du récepteur par un handshake, ou l'on utilise une FIFO asynchrone. Ni l'étirement de la largeur d'impulsion ni une condition sur le rapport des fréquences ne sont nécessaires.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Dans un handshake à 4 phases utilisant req et ack, quel est l'ordre correct des signaux pour transmettre une donnée ?
  2. Quel est l'inconvénient correct du transfert de données entre domaines d'horloge par handshake ?
  3. Dans une FIFO asynchrone, quelle est la raison correcte pour laquelle on convertit les pointeurs d'écriture et de lecture en code de Gray avant de les synchroniser vers l'autre domaine ?
  4. Quelle est la conversion en code de Gray de la valeur binaire sur 4 bits 0110 (6 en décimal) ?
  5. Dans une FIFO asynchrone de 16 mots de profondeur, quelle est la raison correcte pour laquelle les pointeurs d'écriture et de lecture ont 5 bits, soit 1 bit de plus que l'adresse ?