Analyse temporelle et CDC

Augmenter la fréquence de l'horloge de réception d'un synchroniseur raccourcit le MTBF. Quelle en est la raison correcte ?

  1. AParce qu'augmenter la fréquence d'horloge allonge le temps d'établissement de la bascule
  2. BParce qu'augmenter la fréquence d'horloge réduit la fréquence de changement des données côté émetteur
  3. CParce que le nombre de captures augmente et que, la période raccourcissant, le temps disponible pour la résolution de la métastabilité diminue
Afficher la réponse et l'explication

Réponse : C. Parce que le nombre de captures augmente et que, la période raccourcissant, le temps disponible pour la résolution de la métastabilité diminue

Dans la formule du MTBF, la fréquence de l'horloge de réception f_clk figure au dénominateur : les occasions de tomber sur un instant critique augmentent proportionnellement au nombre de captures. De plus, le temps de résolution disponible t_r étant déterminé pour l'essentiel par la période, augmenter la fréquence réduit t_r, et le terme exponentiel e^(t_r/τ) diminue fortement. Par exemple, en passant de 500 MHz à 1 GHz, la période passe de 2 ns à 1 ns, et le MTBF se réduit bien davantage qu'une simple division par 2. C'est pourquoi on utilise des synchroniseurs à 3 étages avec les horloges rapides.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Dans un synchroniseur à 2 bascules, quelle précaution concernant la liaison entre le 1er et le 2e étage est correcte ?
  2. Pourquoi ne faut-il pas envoyer directement la sortie d'une logique combinatoire du domaine d'horloge émetteur dans le synchroniseur du domaine récepteur ?
  3. Chaque bit d'une donnée de 4 bits a été transmis vers un autre domaine d'horloge via son propre synchroniseur à 2 étages. Lorsque la donnée passe de 0111 à 1000, quel problème peut survenir ?
  4. Quelle méthode permet correctement de transmettre en toute sécurité une donnée multibit vers un autre domaine d'horloge ?
  5. Une impulsion qui vaut 1 pendant un seul cycle (2 ns) dans un domaine d'horloge à 500 MHz a été transmise à un domaine à 100 MHz via un synchroniseur à 2 étages. Quel problème peut survenir ?