메모리 계층 구조

캐시가 이상적이라면 평균 CPI가 1.0인 프로세서에서, 명령 하나당 평균 1.3회의 메모리 접근이 있고 그 미스율이 2%, 미스 페널티가 100사이클일 때, 실제 평균 CPI는 얼마입니까?

  1. A3.0
  2. B3.6
  3. C1.3
정답과 해설 보기

정답: B. 3.6

명령 하나당 메모리 정지 사이클은 1.3회 × 0.02 × 100사이클 = 2.6사이클입니다. 이를 이상적인 CPI에 더하면 1.0 + 2.6 = 3.6이 되어, 성능은 이상적인 경우의 3.6분의 1로 떨어집니다. 3.0은 명령당 접근을 1회로 잘못 본 값(1.0 + 1 × 0.02 × 100)입니다. 1.3은 명령당 접근 횟수이며 CPI가 아닙니다. 미스율이 작아도 미스 페널티가 크면 성능이 크게 떨어진다는 것을 알 수 있습니다.

  • A. 3.0은 접근을 명령당 1회로 잘못 본 값입니다.
  • B. 올바릅니다. 1.0 + 1.3 × 0.02 × 100 = 3.6입니다.
  • C. 1.3은 명령당 접근 횟수입니다.
이 분야 연습하기 분야로 돌아가기

메모리 계층 구조의 다른 문제

  1. 논블로킹 캐시(non-blocking cache, 미스를 처리하는 중에도 다른 접근을 받아들이는 캐시)의 주된 이점은 무엇입니까?
  2. L1 캐시의 미스율(전체 접근에 대한 비율)이 4%, L2 캐시의 전역(global) 미스율(전체 접근 중 L2에서도 미스하는 비율)이 1%일 때, L2의 지역(local) 미스율은 얼마입니까?
  3. TLB의 엔트리가 64개이고 페이지 크기가 4 KB일 때, TLB 미스 없이 접근할 수 있는 메모리 범위(TLB 리치, TLB reach)는 얼마입니까?
  4. 대형 페이지(huge page)를 사용하는 것의 주된 장점과 단점의 조합으로 올바른 것은 무엇입니까?
  5. 2차원 배열의 한 행 크기가 4096바이트(2의 거듭제곱)일 때, 열 방향으로 요소를 따라가면 캐시 용량에 여유가 있어도 미스가 많아질 수 있습니다. 그 대책으로 효과가 있는 것은 무엇입니까?

이 분야의 비교