Circuits logiques

Comment appelle-t-on l'état dans lequel, lorsqu'une bascule reçoit un signal asynchrone sans que les temps de setup ou de hold soient respectés, la sortie n'est temporairement ni 0 ni 1 ?

  1. AMétastabilité
  2. BGlitch
  3. CLatch-up
Afficher la réponse et l'explication

Réponse : A. Métastabilité

En état métastable, la sortie reste à une tension intermédiaire ou met longtemps à se stabiliser. Il est impossible de l'éviter totalement par principe ; la probabilité décroît seulement de façon exponentielle avec le temps de résolution. On reçoit donc les signaux asynchrones par un circuit de synchronisation de deux bascules ou plus en cascade, afin que, même si le premier étage devient indéterminé, la probabilité qu'il soit résolu au second soit suffisante (temps moyen entre défaillances de plusieurs milliers d'années ou plus). Les données multibits sont transférées par FIFO ou poignée de main.

Synchroniseur à deux bascules Domaine d'horloge source Domaine d'horloge dest. FF source FF1 FF2 Async. Direct Sortie synchro Horloge source Horloge dest. Métastable ? Horloge dest. Sortie FF1 Indéfini Sortie FF2 env. 1 période Si FF1 se stabilise avant le front suivant, FF2 prend la bonne valeur
Synchroniseur à deux bascules · Voir dans les schémas
S'entraîner sur ce thème Retour au thème

Autres questions sur Circuits logiques

  1. Quel type de circuit séquentiel (machine à états) a une sortie déterminée uniquement par l'état actuel ?
  2. Quelle est la représentation du nombre décimal 59 en BCD (décimal codé binaire) ?
  3. Quelle est la condition correcte pour que la sortie d'un circuit majoritaire à 3 entrées vaille 1 ?
  4. Quelle combinaison correspond aux entrées d'un additionneur complet ?
  5. Quel circuit active une seule de ses 8 sorties en fonction d'une entrée de 3 bits ?

Comparatifs sur ce thème